STM32频率测量与相位跟踪：从定时器捕获到锁相环的工程实现

简介：这份资源面向嵌入式开发学习者与信号处理方向的工程师，聚焦如何借助STM32内置ADC与定时器实现周期性信号的频率检测与相位跟踪，适合已掌握基础外设配置、希望深入实时控制与采样同步的中级开发者参考。压缩包共316个文件，约512KB，以80个h头文件与74个c源文件构成工程主体，另有42个o目标文件、42个d依赖文件及40个crf编译记录，并含hex、map、axf等烧录与映射产物，以及uvproj、uvopt等Keil工程配置，完整保留了可编译的工程结构。已有1392人学习下载。资源中可看到定时器捕获、ADC采样与中断处理相关的代码组织方式，以及相位差计算与动态参数调整的实现思路，配合原理图与配置文档，读者可据此复现频率测量流程、理解多通道相位捕获机制，并借鉴其工程目录划分与编译配置，用于课程设计或实际项目中的信号采集模块开发。

1. 频率测量与相位跟踪：为什么“测准”和“跟稳”是两件事

很多人第一次做频率测量，直觉是“数一数单位时间内有多少个脉冲，除一下不就完了”。真到板子上跑起来才发现，频率值跳得厉害，相位更是没法看——明明信号是连续变化的，测出来的相位却在几个值之间来回横跳。问题的根子在于：频率测量回答的是“过去一段时间平均多快”，相位跟踪回答的是“此刻波形走到哪了”，前者是统计量，后者是状态量，两者对时间分辨率的要求根本不在一个量级。基于 STM32 的这套频率检测与相位追踪实现，价值就在于把这两件事拆开又接上：用定时器捕获拿到高精度的时间戳，再用一套递推逻辑把频率和相位一起估出来。搞懂它，你就明白为什么单靠“计数除法”永远做不出稳定的相位输出，也能看清嵌入式测量里那些玄学抖动到底从哪来。

2. 定时器输入捕获：时间戳是怎么被“钉”下来的

2.1 捕获的本质是把边沿事件翻译成计数值

STM32 的通用定时器和高级定时器都带输入捕获通道。它的工作方式不是“测量”，而是“记录”：当指定引脚上出现设定的边沿（上升沿、下降沿或双边沿）时，硬件立刻把当前计数器 CNT 的值锁存进捕获比较寄存器 CCR，同时置位相应的状态标志。整个过程由硬件完成，CPU 只需要事后去读 CCR。这就意味着时间戳的精度取决于定时器的计数时钟，而不是中断响应速度——这是很多人第一层没想通的地方。

常见的实现思路是：让定时器以较高的频率自由运行（比如 1 MHz 计数，即每 tick 1 微秒），捕获通道配置为上升沿触发，每次捕获中断里读出 CCR 并和上一次的值做差，得到周期。差值乘以 tick 周期就是信号周期，取倒数就是频率。代码骨架大致是这样：

// 定时器自由运行，预分频使计数频率为 1 MHz // 捕获中断服务函数中读取时间戳 void TIMx_IRQHandler(void) { if (TIM_GetITStatus(TIMx, TIM_IT_CC1) != RESET) { uint32_t now = TIM_GetCapture1(TIMx); // 硬件锁存的计数值 uint32_t delta = now - last_capture; // 无符号减法，天然处理溢出回绕 last_capture = now; period_ticks = delta; // 单位：tick TIM_ClearITPendingBit(TIMx, TIM_IT_CC1); } }

这里有两个细节值得说透。第一，now - last_capture用的是无符号整数减法，当计数器从最大值回绕到 0 时，这个减法依然给出正确的差值，前提是两次捕获之间计数器最多只回绕一次。这就是为什么计数频率不能设得太低——回绕周期必须大于信号可能的最长周期。第二，CCR 的位宽决定了单次能表示的最大时间跨度，16 位定时器在 1 MHz 下大约 65 毫秒就回绕一圈，测低频信号时这个约束会直接翻车。

2.2 为什么单次捕获不够：量化误差与抖动

假设信号是 1 kHz，周期 1 毫秒，1 MHz 计数下周期对应 1000 个 tick。看起来挺准，但捕获边沿和计数时钟之间没有同步关系，真实边沿落在两个 tick 之间时，量化误差最多 1 个 tick，也就是 0.1%。频率越高，这个相对误差越大：10 kHz 时周期只有 100 个 tick，1 个 tick 的误差就是 1%。这就是为什么高频测量不能只靠“单周期测周法”，工程上常见的做法是测多个周期取平均，或者用“测频法”（固定闸门时间内数脉冲个数）在高频段互补。

更麻烦的是抖动。信号本身有噪声、边沿不够陡、比较器有迟滞，都会让捕获到的边沿位置在真实边沿附近随机偏移几个 tick。单次测量把这个抖动原样传给了频率值，于是显示的数字开始跳。相位跟踪如果直接吃这种带抖动的周期，输出会非常难看。所以捕获层只是“原材料”，后面必须有一层滤波或递推估计来压住抖动，这就是下一章要讲的机制。

3. 频率估计：从单周期到递推滤波的取舍

3.1 测周法与测频法的适用边界

测周法（测两个边沿之间的 tick 数）在低频段精度高，因为周期长、tick 多、相对误差小；测频法（固定时间内数边沿个数）在高频段更稳，因为计数样本多、平均效应强。两者的交叉点大致在“闸门时间内能数到足够多脉冲”的频率附近。实际实现里常见的做法是设定一个频率分界，低于分界用测周，高于分界用测频，或者干脆用“多周期测周”：连续捕获 N 个边沿，用首尾时间戳之差除以 N-1，等效于把测量窗口拉长 N 倍，量化误差被摊薄。

// 多周期测周：累计 M 个边沿后统一计算 #define M 8 static uint32_t ts_buf[M]; static uint8_t idx = 0; void on_capture(uint32_t now) { ts_buf[idx] = now; idx = (idx + 1) % M; if (idx == 0) { // 首尾差跨越 M-1 个周期 uint32_t span = ts_buf[M-1] - ts_buf[0]; float freq = (float)(M - 1) * TICK_HZ / (float)span; freq_est = freq; } }

M 的选择是个取舍：M 越大，量化误差越小，但测量延迟越大，频率快速变化时跟不上。这就是“精度”和“带宽”的经典矛盾，没有免费午餐。

3.2 递推估计为什么比滑动平均更合适

滑动平均需要存一批历史值，内存和计算都随窗口线性增长，而且它对“频率正在斜坡变化”这种场景响应迟钝。递推滤波（一阶低通或 alpha-beta 滤波）只维护一个状态，每来一个新测量就更新一次，计算量恒定。一阶形式是f = f + α(meas - f)，α 越小越平滑但越滞后。alpha-beta 滤波在此基础上多维护一个“频率变化率”状态，能在频率斜坡变化时减小稳态滞后，代价是多一个参数要调。

我一般会这么理解：频率估计这一层的目标不是“每个测量值都准”，而是“输出序列的方差小且滞后可控”。相位跟踪对频率的依赖是“频率错了相位会漂”，所以频率估计宁可平滑一点、慢一点，也不能让抖动直接灌进相位环。这个设计取向决定了后面相位跟踪的稳定性。

4. 相位跟踪：把“此刻波形在哪”变成一个可递推的状态

4.1 相位不是测出来的，是积分出来的

这是整套机制里最反直觉的一点。相位没法像频率那样靠两个边沿做差直接得到——边沿只告诉你“相位过零了”，两个边沿之间的相位你得自己推。常见做法是维护一个相位累加器：每个采样时刻，用当前频率估计乘以时间步长，累加到相位上，再在检测到边沿时用边沿时刻做校正。这就是一个典型的锁相环（PLL）结构：相位累加器是压控振荡器的数字等价物，边沿检测是鉴相器，环路滤波决定跟踪带宽。

// 简化数字锁相环：相位累加 + 边沿校正 float phase = 0.0f; // 当前相位，单位：周期（0~1） float freq = 1000.0f; // 频率估计，Hz float Kp = 0.05f; // 相位校正增益 void pll_step(float dt, int edge_detected) { phase += freq * dt; // 自由running：按频率推进相位 if (phase >= 1.0f) phase -= 1.0f; if (edge_detected) { // 边沿处真实相位应为 0，用误差校正频率与相位 float err = phase; // 鉴相误差 freq -= Kp * err / dt; // 调频率（简化写法） phase -= Kp * err; // 直接拉回相位 } }

这段代码把机制暴露得很清楚：没有边沿的时候，相位完全靠频率积分“盲推”；有边沿的时候，用“推出来的相位和真实过零点之间的差”去同时修正相位和频率。Kp 就是环路带宽的旋钮，太大则对抖动敏感、输出抖，太小则锁定慢、对频率变化反应迟钝。

4.2 鉴相误差的符号与回绕处理

上面代码里err = phase隐含了一个假设：边沿到来时相位应该接近 0。如果相位累加器刚好跨过 1.0 回绕，err 会突然从接近 1 跳到接近 0，符号反了，环路会瞬间失锁。正确的做法是把误差折算到 [-0.5, 0.5] 区间：

float err = phase; if (err > 0.5f) err -= 1.0f; // 折算到 [-0.5, 0.5] if (err < -0.5f) err += 1.0f;

这个细节在纸面上不起眼，实际调试时却是“相位偶尔抽一下”的常见元凶。相位是周期量，任何涉及相位差的运算都必须做区间折算，否则在回绕点附近必然翻车。

4.3 边沿检测与相位校正的时序配合

捕获中断里拿到边沿时间戳，但相位累加通常在主循环或另一个定时器中断里按固定步长推进。两者不在同一个时间基准上，直接在校正时用“当前 phase”会引入一个步长量级的误差。稳妥的做法是：捕获中断里记录边沿发生的精确时刻，相位推进逻辑在下一个步长里用“边沿时刻对应的相位”做校正，而不是用“处理时刻的相位”。这要求相位累加器能按任意 dt 前推或回退一小段，实现上就是phase_at_edge = phase_now - freq * (t_now - t_edge)。多这一行，相位输出的平滑度会有肉眼可见的差别。

5. 避坑与排查：那些让相位“抽风”的具体原因

5.1 现象：频率显示正常，相位却周期性跳变

原因多半是相位误差没有做 [-0.5, 0.5] 折算，在累加器回绕点附近鉴相符号翻转，环路被瞬间推反。解决方法是所有相位差运算统一走折算函数，并在单元测试里专门构造“相位刚好跨过 0.5 和 1.0”的用例。

5.2 现象：低频信号测出来偏差很大，高频反而准

这是 16 位定时器回绕导致的。1 MHz 计数下 65 毫秒回绕一次，测 10 Hz 信号（周期 100 毫秒）时两次捕获之间计数器已经回绕，无符号减法给出的差值少了一个回绕周期。解决办法是降低计数频率、换 32 位定时器，或者在捕获中断里维护一个软件扩展高位。

5.3 现象：信号稍有噪声，相位输出就开始抖

捕获边沿被噪声触发，产生了假的短周期测量，频率估计被拉偏，相位跟着抖。解决方法是捕获通道前加硬件滤波（定时器的输入滤波器和边沿检测器），或者在软件层对周期做合理性检查：新测周期和当前估计偏差超过阈值就丢弃，不喂给环路。

5.4 现象：频率阶跃变化时相位长时间锁不上

环路增益 Kp 设得太小，跟踪带宽不够。这不是 bug 是取舍：Kp 小换来的是稳态平滑，代价是动态响应慢。解决方法是根据应用场景选 Kp，或者用 alpha-beta 结构把“相位校正”和“频率校正”的增益分开调，让频率能快速跟上、相位保持平滑。

5.5 现象：换一块板子或改一下中断优先级，结果就不一样

捕获中断和相位推进中断的优先级关系变了，导致校正时序错位。这类问题最隐蔽，因为代码逻辑没变。排查方法是把边沿时间戳和相位推进时刻都打出来对比，确认校正用的是“边沿时刻的相位”而不是“处理时刻的相位”。

6. 设计取舍：为什么这套结构值得照着实现一遍

把整条链路摊开看，它其实做了一个很明确的分层：捕获层只负责把边沿变成高精度时间戳，不做任何判断；估计层把时间戳变成平滑的频率，牺牲带宽换方差；跟踪层用频率积分出相位，再用边沿做闭环校正。三层各自的时间常数不同，捕获层是微秒级，估计层是毫秒级，跟踪层的环路带宽又比估计层低一个量级。这种“时间尺度分离”是它能同时做到“测得准”和“跟得稳”的根本原因，也是很多自己攒的测量代码缺的那一层——把所有逻辑塞进一个中断里，时间尺度混在一起，抖动和滞后就分不开了。

验证这套东西是否真的 work，有个很朴素的办法：喂一个频率已知、带可控噪声的方波，把频率估计和相位输出同时打出来，看频率的方差和相位的连续性。如果相位在边沿处有小幅修正但整体连续，说明环路在工作；如果相位在边沿处跳一大格，回去查误差折算和时序配合。进阶方向是把一阶环路换成二阶（alpha-beta 或标准 PLL 环路滤波器），在频率斜坡变化时减小稳态相差，代价是多一个参数要整定。

我自己的血泪经验是：每次调这类环路，都先把捕获时间戳和相位推进时刻打到同一个时间轴上对一遍，确认“校正用的是哪个时刻的相位”这件事没搞错，再谈调参。参数调得再漂亮，时序基准错了都是白搭。这份基于 STM32 的频率测量与相位跟踪实现，把捕获、估计、跟踪三层拆得比较清楚，适合拿来做底层机制的对照阅读——对着它的中断组织和状态变量，能把自己脑子里那团“玄学抖动”落到具体的代码行上。希望帮到你。

本文还有配套的精品资源，点击获取