简介：面向嵌入式软硬件工程师与高校相关专业学生的STM32F407与LAN9252从站通信代码包，聚焦Cortex-M4通过SPI访问以太网MAC的底层实现，适合理解寄存器操作、片选时序与中断收发流程。压缩包共238个文件，约10.17MB，以90个C头文件、75个C源文件、46个汇编文件为主，并含XML配置、工程文件及少量说明文档；可见STM32F4外设库、ecatslv.c、testappl.c等模块，便于梳理从站初始化、对象定义与应用测试代码。内容涵盖外设初始化、协议栈接口、应用示例与工程配置，适合从代码结构入手掌握嵌入式网络从站开发路径，并熟悉从站协议栈的基本组织与调试思路。已有1933人学习。工程结构与驱动源码可对照研究SPI参数设置、LAN9252寄存器访问和帧收发处理，也可结合硬件连接排查时序与中断问题，积累从站调试经验。
1. STM32F407 挂 LAN9252：这套从站源代码解决的到底是哪一段
STM32F407 加 LAN9252 这套组合，是不少做单片机的人从裸机项目往工业现场总线迁移时的第一块跳板。前者是带 FPU 的 Cortex-M4，跑应用逻辑、采样、状态机都够用；后者是一颗 EtherCAT 从站控制器，负责把主站下发的过程数据帧解析出来、把本地数据塞回帧里。源代码包做的事，就是把这两颗芯片用 SPI 连起来，让 STM32 能读写 LAN9252 的寄存器和过程 RAM，再按 EtherCAT 的状态机把从站跑进 OP。适合谁？手上有一块带 LAN9252 的板子、能点灯能串口打印，但对着 ESC 寄存器手册不知道从哪下手的人。它不能替你画板子，也不能替你把 ESI 文件写对，但能把「上电到通信」这段最容易翻车的路先铺平。
2. 硬件与接口选型：SPI PDI 的引脚、时序和复位电路怎么定
这套代码默认的硬件前提是：STM32F407 通过 SPI 主机接口访问 LAN9252，LAN9252 外挂一颗 SII EEPROM，25MHz 参考时钟独立供给。硬件这一层如果没定死，后面寄存器序列写得再漂亮也是空转。下面把选型理由、接线表和初始化代码拆开说。
2.1 为什么走 SPI 而不是并口 PDI
LAN9252 的 PDI 有几种模式：SPI、8 位并口、16 位并口，还有数字 I/O 模式。并口带宽高、时序简单，但一个 16 位并口要吃掉 16 根数据线加若干控制线，对 LQFP100 封装的 F407 来说太奢侈。SPI 只要四根线（SCK、MOSI、MISO、CS#），F407 的 SPI1 挂在 APB2 上，84MHz 二分频后 42MHz，实际跑 10~20MHz 足够覆盖大多数从站的过程数据量。代价是每次访问要发命令字和地址，单次读写有额外开销，所以代码里一般把连续的过程数据打包成一次 PRAM 读写，而不是逐字节访问。
LAN9252 的 SPI 支持 mode 0（CPOL=0, CPHA=0）和 mode 3（CPOL=1, CPHA=1）。我一般先用 mode 0、时钟降到 1MHz 把 BYTE_TEST 读通，再往上提。时钟极性搞反是新手最常见的翻车点，读回来全是 0x00 或 0xFF，很容易误判成芯片没焊好，其实只是 CPHA 反了。另一个边界是 CS# 的保持时间：整帧传输期间 CS# 必须一直拉低，帧间要有高电平间隔，否则 LAN9252 会把下一帧命令字当成上一帧的数据。
2.2 最小系统接线与上电时序
先把信号方向列清楚，画板子之前对着表核一遍，比事后飞线强。
| 信号 | 方向（相对 STM32） | 说明 |
|---|---|---|
| SCK | 输出 | SPI 时钟，空闲低电平 |
| MOSI | 输出 | 主出从入 |
| MISO | 输入 | 从出主入，注意别被其他外设占用 |
| CS# | 输出 | 低有效，整帧保持低 |
| RESET# | 输出 | 低有效，建议用 GPIO 控制 |
| IRQ# | 输入 | ESC 事件中断，低有效 |
| SYNC0/SYNC1 | 输入/输出 | DC 同步信号，按需接 |
| EEPROM | — | SII 加载，I2C 或 SPI 型 |
上电时序是：3.3V 稳定 → 25MHz 晶振起振 → RESET# 拉低至少手册要求的时间 → 释放 → 等 EEPROM 自动加载完成。加载是否完成，可以读 AL Status 或 SII 校验和确认。有些板子把 RESET# 直接上拉，靠内部上电复位，这种在电源斜率慢的时候会出玄学问题，血泪经验是留一个 GPIO 控制复位，调试时能主动重来，不用反复断电。
2.3 时钟、复位与 EEPROM 的挂法
LAN9252 需要 25MHz 参考时钟，可以用无源晶振加内部起振电路，也可以外部有源时钟直供。晶振负载电容按晶振规格配，常见 12~22pF，别照抄别人的板子。复位引脚内部有上拉，但外部留 10k 上拉加 100nF 到地更稳，尤其是线缆拔插频繁的场合。
EEPROM 挂法分两种：I2C 型接 EESCL/EESDA，SPI 型接 EEDI/EEDO/EECS。容量按 SII 大小选，简单的数字量从站 2Kbit 够用，PDO 多、带邮箱的 4Kbit 更保险。LAN9252 上电会自动从 EEPROM 读 SII，如果 EEPROM 空片或校验错，AL Status 会停在 INIT 之前，主站扫描时表现为「能看到但从站起不来」。
/* LAN9252 控制引脚初始化，STM32 HAL 风格 */ static void lan9252_gpio_init(void) { GPIO_InitTypeDef gpio = {0}; /* SPI1: PA5=SCK, PA6=MISO, PA7=MOSI, PA4=CS */ __HAL_RCC_GPIOA_CLK_ENABLE(); gpio.Pin = GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6 | GPIO_PIN_7; gpio.Mode = GPIO_MODE_AF_PP; gpio.Pull = GPIO_NOPULL; gpio.Speed = GPIO_SPEED_FREQ_VERY_HIGH; gpio.Alternate = GPIO_AF5_SPI1; HAL_GPIO_Init(GPIOA, &gpio); /* RESET# 推挽输出，默认拉高释放复位 */ __HAL_RCC_GPIOB_CLK_ENABLE(); HAL_GPIO_WritePin(GPIOB, GPIO_PIN_0, GPIO_PIN_SET); gpio.Pin = GPIO_PIN_0; gpio.Mode = GPIO_MODE_OUTPUT_PP; gpio.Pull = GPIO_NOPULL; gpio.Speed = GPIO_SPEED_FREQ_LOW; HAL_GPIO_Init(GPIOB, &gpio); /* IRQ# 上拉输入，ESC 事件输出低有效，下降沿触发 */ gpio.Pin = GPIO_PIN_1; gpio.Mode = GPIO_MODE_IT_FALLING; gpio.Pull = GPIO_PULLUP; HAL_GPIO_Init(GPIOB, &gpio); }这段把 SPI1 复用脚、复位脚、中断脚一次配好。SPI 参数在MX_SPI1_Init里设：模式 0、数据宽度 8 位、MSB 先出、软件 NSS。参数上先取BaudRatePrescaler = SPI_BAUDRATE_PRESCALER_32，对应 84MHz/32≈2.6MHz，把链路读通后再逐级降到 8 或 4。复位脚用 GPIO 而不是 RC 复位，是为了在调试时能主动发复位序列、抓上电波形，出问题时少一次拆焊。
3. 从站控制器初始化：LAN9252 从上电到进入 OP 的寄存器序列
初始化最怕的是「顺序错但偶尔能跑」，因为这种问题在现场会变成偶发故障。下面按复位验证、SII 烧写、SM/FMMU 配置三段走，每段都给出可回读的检查点。
3.1 复位、PDI 配置与寄存器映射
复位后第一件事是读 BYTE_TEST（CSR 0x0064），正常值 0x87654321。这个值是个固定模式，用来验证 SPI 四根线是否都通了。读不对，后面全是白搭。第二步读 Chip ID 或 Type/Revision，确认访问的是 LAN9252 而不是总线上别的从设备。
LAN9252 的寄存器分两层：一层是它自己的 CSR（0x000~0x3FF），直接用 SPI 命令读写；另一层是 EtherCAT ESC 寄存器（0x0000~0x0FFF），要通过 ECAT_CSR_CMD/ECAT_CSR_DATA 间接访问。代码里要封两个层次，不要把两层地址混在一起。常见做法是用lan9252_csr_read32访问本层，再用esc_read32封装间接访问，后者内部先写命令和地址、再轮询 busy、最后读数据。
/* LAN9252 SPI 命令字：CSR 读写走 0x03/0x02，PRAM 走 0x0B/0x0A */ #define LAN9252_CMD_CSR_READ 0x03 #define LAN9252_CMD_CSR_WRITE 0x02 #define LAN9252_CMD_PRAM_READ 0x0B #define LAN9252_CMD_PRAM_WRITE 0x0A #define LAN9252_REG_BYTE_TEST 0x0064u #define LAN9252_REG_ECAT_CSR_CMD 0x0300u #define LAN9252_REG_ECAT_CSR_DATA 0x0304u static int lan9252_spi_xfer(const uint8_t *tx, uint8_t *rx, uint16_t len) { return HAL_SPI_TransmitReceive(&hspi1, (uint8_t *)tx, rx, len, 10) == HAL_OK ? 0 : -1; } /* 读一个 32bit CSR，addr 为字节地址，数据按小端拼装 */ int lan9252_csr_read32(uint16_t addr, uint32_t *val) { uint8_t tx[7] = { LAN9252_CMD_CSR_READ, (uint8_t)(addr & 0xFF), (uint8_t)((addr >> 8) & 0xFF), 0x00, 0x00, 0x00, 0x00 }; uint8_t rx[7] = {0}; HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_RESET); /* CS# 低 */ if (lan9252_spi_xfer(tx, rx, sizeof(tx)) != 0) { HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_SET); return -1; } HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_SET); /* CS# 高 */ *val = ((uint32_t)rx[3]) | ((uint32_t)rx[4] << 8) | ((uint32_t)rx[5] << 16) | ((uint32_t)rx[6] << 24); return 0; }命令字固定一字节，后面跟三字节地址，再空一拍读回四字节数据。注意地址是低字节在前，和 SPI 的 MSB 先出并不矛盾，这是芯片规定的命令格式。addr用 uint16 就够，CSR 空间只有 0x3FF。返回值用 int 而不是直接返数据，是为了把「SPI 传输失败」和「数据恰好是 0」区分开，调试阶段这个区分很值钱。
3.2 SII EEPROM 的烧写与校验
SII 是 EtherCAT 从站信息接口，存在 EEPROM 里，主站扫描时先读它，拿到厂商 ID、产品码、SM 配置、PDO 映射。SII 结构分配置区和类别数据：配置区字 0~6 是固定字段，字 7 起是类别区，0x0A 是 TxPDO，0x1A 是 RxPDO，0x1E 是 DC。写 SII 有两种路径：用主站工具的 EEPROM 烧写功能，或者 STM32 通过 ECAT CSR 的 SII 接口逐字写。代码包里一般带后者，方便产线批量烧。
/* SII 写：通过 ECAT_CSR 接口访问 0x0500 段，逐字写入 */ int lan9252_sii_write_word(uint16_t word_addr, uint16_t data) { uint32_t cmd; int ret; /* bit31=1 表示写，bit16-30 为 SII 字地址，bit0-15 为数据 */ cmd = 0x80000000u | ((uint32_t)(word_addr & 0x7FFF) << 16) | data; ret = lan9252_csr_write32(LAN9252_REG_ECAT_CSR_CMD, cmd); if (ret != 0) return ret; /* 轮询 busy 位，等待写完成 */ for (int i = 0; i < 100; i++) { uint32_t v; lan9252_csr_read32(LAN9252_REG_ECAT_CSR_CMD, &v); if ((v & 0x80000000u) == 0) return 0; HAL_Delay(1); } return -1; /* 超时，多半是 EEPROM 没接或写保护 */ }word_addr是 SII 字地址，不是字节地址，EEPROM 容量决定上限：2Kbit 对应 128 字，4Kbit 对应 256 字，超了不会报错但读回来是 0xFFFF。写完必须回读整个 SII 算校验和，和 ESI 文件里的一致才放行。校验和不匹配的典型现象是主站能扫到从站，但 PDO 映射是空的，或者进不了 SAFEOP，这时候别怀疑协议栈，先怀疑 EEPROM。
3.3 SM/FMMU 与过程数据映射的初始化顺序
SM 是同步管理器，管邮箱和过程数据的收发缓冲；FMMU 是现场总线内存管理单元，把主站的逻辑地址映射到 ESC 的物理地址。初始化顺序不能乱：先关所有 SM，写 SM0/SM1（邮箱），再写 SM2/SM3（过程数据），然后配 FMMU，最后按主站命令逐级激活。SM 没配对就进 OP，主站会报「SM 配置错误」或「看门狗超时」。
| SM | 方向 | 用途 | 典型长度 |
|---|---|---|---|
| SM0 | 写 | 邮箱输出（主→从） | 128 字节 |
| SM1 | 读 | 邮箱输入（从→主） | 128 字节 |
| SM2 | 写 | 过程数据输出 | 按 PDO 定 |
| SM3 | 读 | 过程数据输入 | 按 PDO 定 |
每个 SM 在 ESC 寄存器里有固定偏移，依次写物理地址、长度、控制字节，最后置激活位。常见做法是先把SM 控制写成 0 关掉，配完再打开，避免主站扫到半配置状态。DC 配置单独在 0x0910 段，如果 ESI 里声明了 DC，要写周期、偏移，等主站下发 SYNC0。DC 没配好，从站能进 OP 但过程数据节拍对不上，表现为数据偶尔跳变或主站报同步错误，这种问题靠打印日志很难定位，得上示波器看 SYNC0。
4. STM32 侧代码落地：SPI 驱动、PDI 读写与应用循环
到了应用层，代码的职责就三件：把本地数据写进过程数据输入区、把主站输出取回来、在正确的节拍上做这两件事。下面按 PRAM 读写、中断处理、主循环三段拆。
4.1 SPI 底层与 PDI 读写的封装
PRAM 是过程 RAM，邮箱和过程数据都在里面。PRAM 读写用 0x0B/0x0A 命令，地址三字节，然后连续读写。和 CSR 的区别是 PRAM 支持 FIFO 式连续访问，一次 CS# 拉低可以读一长串，适合过程数据。
/* 通过 PRAM 接口连续读过程数据，len 受 FIFO 深度限制 */ int lan9252_pram_read(uint16_t addr, uint8_t *buf, uint16_t len) { uint8_t tx[3] = { LAN9252_CMD_PRAM_READ, (uint8_t)(addr & 0xFF), (uint8_t)((addr >> 8) & 0xFF) }; HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_RESET); if (lan9252_spi_xfer(tx, NULL, 3) != 0) { HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_SET); return -1; } if (lan9252_spi_xfer(NULL, buf, len) != 0) { HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_SET); return -1; } HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_SET); return 0; }addr是 PRAM 字节地址，过程数据区一般从 0x1000 起，具体值从 SM2/SM3 的物理地址寄存器读，别在代码里写死。len单次别超过 SM 长度，长了要分段，否则 FIFO 会回绕，读出来的数据看着像乱码。写方向的lan9252_pram_write对称，只是命令字换成 0x0A，发送缓冲换成待写数据。
4.2 中断与事件处理
IRQ# 是 ESC 的事件输出，低有效。触发源有 AL 事件（状态变化）、SM0/SM1 邮箱事件、SM2/SM3 过程数据事件、DC 同步事件。中断里不要做重活，读事件寄存器、清标志、置软件标志位，具体处理放到主循环。
void HAL_GPIO_EXTI_Callback(uint16_t pin) { if (pin == GPIO_PIN_1) { uint32_t al_status, ecat_event; lan9252_csr_read32(LAN9252_REG_AL_STATUS, &al_status); lan9252_csr_read32(LAN9252_REG_ECAT_EVENT, &ecat_event); if (ecat_event & ECAT_EVENT_SM2) { g_flag_sm2 = 1; /* 主站写了输出数据 */ } if (ecat_event & ECAT_EVENT_SM3) { g_flag_sm3 = 1; /* 主站取走了输入数据 */ } if (ecat_event & ECAT_EVENT_AL) { g_flag_al = 1; /* 状态机变化，回主循环查 AL Status */ } /* 事件寄存器写 1 清零，别用读改写 */ lan9252_csr_write32(LAN9252_REG_ECAT_EVENT, ecat_event); } }事件寄存器是写 1 清零，读改写会把别的位也带掉。g_flag_*用volatile uint8_t修饰，主循环里查标志、处理完清标志，不要在中断里直接操作 PDO 缓冲。AL 事件比较特殊，状态从 INIT 往 PREOP、SAFEOP、OP 走，每次变化都会触发，调试时可以在回调里打个断点，看主站到底把从站推到哪一级就停了。
4.3 应用层过程数据交换的节拍
应用层节拍要和主站周期对齐。非 DC 模式下，按 SM3 事件触发；DC 模式下，按 SYNC0 中断触发。典型做法是 1ms 任务里读本地采样、写 TxPDO 缓冲、取 RxPDO 输出。写缓冲要用双缓冲或关中断保护，避免主站正在读的时候被改写。
/* 1ms 任务：写输入区、取输出区，长度按 ESI 里的 PDO 定义 */ void app_ethercat_cycle(void) { uint8_t tx_pdo[8], rx_pdo[8]; /* 本地采样，这里用 ADC 举例，实际按项目换 */ tx_pdo[0] = (uint8_t)(adc_value & 0xFF); tx_pdo[1] = (uint8_t)(adc_value >> 8); /* 写 SM3 对应的物理地址，地址从 SM3 配置寄存器读 */ lan9252_pram_write(g_sm3_phy_addr, tx_pdo, sizeof(tx_pdo)); /* 读 SM2 输出 */ lan9252_pram_read(g_sm2_phy_addr, rx_pdo, sizeof(rx_pdo)); dio_output = rx_pdo[0]; }g_sm3_phy_addr和g_sm2_phy_addr在 SM 初始化时从 ESC 寄存器读出来存到全局，别用宏写死，因为不同 ESI 配置的物理地址可能不同。sizeof(tx_pdo)要和 ESI 里 TxPDO 的位长一致，差一个字节主站就会报「PDO 长度不匹配」。这个函数放在 1ms 定时器回调里跑，或者用一个while(1)加时间戳判断，别放在 SPI 中断里。
5. 避坑与排查：SPI 读回 0xFF、SII 校验失败、DC 不同步
这一章按现象、原因、解决三段写，都是实际调试时反复遇到的。
5.1 通信链路类
现象一：读 BYTE_TEST 一直回 0xFFFFFFFF。原因多半是 CS# 在两次传输之间没有拉高，或者 SPI mode 配错，从机把命令字当成了数据。解决：示波器同时看 CS# 和 SCK，确认 CS# 每帧前后都有高电平；把 SPI 降到 1MHz、mode 0 重试；检查 MISO 是否被板上其他外设占用。
现象二：BYTE_TEST 偶尔对、偶尔错，跑一会儿就错。原因是 SPI 时钟太快或飞线太长，建立保持时间不够，或者 CS# 下降沿到第一个 SCK 沿的间隔太短。解决：降频到 5MHz 以下；CS# 拉低后加几个 NOP 再发时钟；缩短杜邦线，必要时串 22Ω 电阻。
现象三：读 Chip ID 正常，但读 ESC 寄存器全 0。原因是通过 ECAT_CSR_CMD/DATA 间接访问时，命令字 bit31 的 busy 位没等，或者地址写成了字节地址而不是 ESC 偏移。解决：确认esc_read32里轮询了 busy；对照手册确认 ESC 寄存器偏移，别把 CSR 地址和 ESC 地址混用。
5.2 协议配置类
现象四：主站扫得到从站，但 AL Status 一直停在 INIT。原因是 SII 没加载成功，EEPROM 空片或校验和错，或者 EEPROM 型号和硬件不匹配。解决：读 SII 校验和，回读 EEPROM
本文还有配套的精品资源，点击获取
