news 2026/10/27 1:15:23

【GATT】规范精讲[6]: 写得进去还要写得靠谱——五种写过程、签名写、可靠写与写描述符

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
【GATT】规范精讲[6]: 写得进去还要写得靠谱——五种写过程、签名写、可靠写与写描述符

 读过程解决的是把值拿回来,方向是服务器流向客户端;这一篇把方向倒过来:客户端把值写进服务器。表面看就是换个 PDU 的事,真写起来会发现写比读麻烦得多。读失败了大不了重试,数据还是对端那份;写一旦在半路上出岔子,配置可能改了一半、固件可能写花、设备可能变砖。所以 GATT 给写动作设计了整整五个可靠性递增的子过程,再给描述符配两个,名字比读家族还多。


目录

一、写家族全景:七种写法,可靠性一路加价

二、无响应写:发后即忘,用吞吐换确认

三、空口实录一:4253 条命令扛下 1.11MB,速率差十倍的现场

四、签名写:未加密链路上的认证写

五、带响应写:每一笔都要回执

六、空口实录二:7 笔带响应写,全部是 CCCD 订阅

七、长值写:Prepare 排队分段,Execute 一键落盘

八、可靠写:写入前先双向对账的事务写

九、写描述符:原语复用,语义落在句柄上

十、选型决策与错误码速查

十一、测验


这一篇按可靠性从低到高把七种写法串起来:发后即忘的无响应写、带 12 字节签名的认证写、一问一答的带响应写、分段缓存加一键提交的长值写、以及写入前先双向对账的可靠写,最后是两个描述符写。老规矩,先立全景。


一、写家族全景:七种写法,可靠性一路加价

先看全景。五个特征值写子过程加两个描述符写子过程,底层只动用五条 ATT 原语:

从左到右读这张表,就是一条可靠性加价链。最左边的无响应写用 ATT_WRITE_CMD(0x52),发出即结束,连对端收没收到都不知道;签名写换 ATT_S

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/10/27 1:14:38

Verilog基础:操作数的位选(bit-select)和域选(part select)

相关阅读 Verilog基础https://blog.csdn.net/weixin_45791458/category_12263729.html?spm1001.2014.3001.5482 位选 位选(bit-select)用于选择一个向量(vector)的某位,可以是线网大类(net),也可以是变量大类(variable)中的reg、integer和time&#xf…

作者头像 李华
网站建设 2026/10/27 1:13:48

MySQL Innodb 引擎中预防 Update 操作上升为表锁

一、MySQL 如何预防 Update 上升为表锁 在 MySQL 中,进行任何数据的 修改 操作都会进行一定的锁操作,而锁的不同直接导致性能的差异。例如 MyISAM 引擎,更新时采用表锁,并发性较差。而 Innodb 引擎支持事务,更新时采用…

作者头像 李华
网站建设 2026/10/27 1:13:45

基于 YOLO V8 Fine-Tuning 训练自定义的目标检测模型

一、YOLO V8 YOLO V8 是由 2023 年 ultralytics 公司开源的发布,是结合了前几代 YOLO 的融合改进版。YOLO V8 支持全方位的视觉 AI 任务,包括检测、分割、姿态估计、跟踪和分类。并且在速度和准确性方面具有无与伦比的性能。能够应用在各种对速度和精度…

作者头像 李华
网站建设 2026/10/27 1:13:45

Verilog基础:在testbench中使用阻塞赋值和非阻塞赋值的区别

相关阅读 Verilog基础https://blog.csdn.net/weixin_45791458/category_12263729.html?spm1001.2014.3001.5482 本文详细阐述了在一个testbench中,应该如何使用阻塞赋值与非阻塞赋值。首先说结论,建议在testbench中,对时钟信号(…

作者头像 李华
网站建设 2026/10/27 1:13:27

英伟达显卡系列与架构、代表产品

NVIDIA的产品线和GPU架构发展历史都非常丰富。无论是面向普通消费者的游戏显卡,还是面向专业图形、科学计算与AI训练的高性能加速卡,都在不同阶段形成了非常清晰的定位。整体来看,NVIDIA的发展主线并不是简单地“做更快的显卡”,而…

作者头像 李华
网站建设 2026/10/27 1:12:44

Verilog基础:表达式中的整数常量(integer)

相关文章 Verilog基础专栏https://blog.csdn.net/weixin_45791458/category_12263729.html ​ 整数常量可以由十进制、十六进制、八进制或二进制格式指定,有两种表现形式。 第一种表现形式 第一种表现形式是一个简单的十进制数,应指定为0到9的数…

作者头像 李华