在FPSoC开发中，PS端（ARM端）的引脚数量往往是有限的。当项目需要连接大量外设时，该如何突破物理引脚的限制，实现灵活的系统设计？
安路科技DR1M90 FPSoC提供的PS_PLIO技术，正是解决这一难题的利器。
▍什么是PS_PLIO？
PS_PLIO是指扩展的多路复用I/O，它可以将PS端（ARM端）的外设I/O信号路由至PL端（FPGA端）。
PS_PLIO具有如下3大核心优势：
突破引脚限制
PS端集成外设的I/O信号可路由至PL端，利用FPGA丰富的可编程布线资源进行功能扩展，有效解决PS引脚紧缺问题，给系统设计带来更高自由度。
扩展高度灵活
GPIO、UART、SPI、CAN等PS集成外设，都可以通过PS_PLIO完成扩展，可根据实际项目需求灵活分配PL引脚资源。
软件快速兼容
外设信号虽然从PL引脚引出，但软件编程接口和PS原生外设完全保持一致。开发者无需修改原有编程逻辑、不用更换驱动调用方式，大幅降低软硬件协同开发难度。
▍PS_PLIO扩展千兆网口案例演示
案例通过PS_PLIO方式，控制安路DR1M90 PS端的ETH2 RGMII网口，实现网络数据收发功能。
PS端ARM Processor System IP核的GMII接口(GBE1)通过dr1_gmii_to_rgmii IP核转换成RGMII接口与PHY芯片通信实现千兆以太网方案。
将本案例的动态设备树镜像文件pl.dtbo和PL端.bit镜像文件拷贝至"/lib/firmware/"目录下，并加载PL端镜像。
使用Iperf工具测试评估板的ETH2 RGMII网口与PC机的网络通信速度。
（1）UDP测试
在PC机Ubuntu执行如下命令等待评估板连接。
在评估板文件系统执行如下命令测试网络通信速度，UDP带宽约为938Mbits/sec。
（2）TCP测试
在PC机Ubuntu执行如下命令等待评估板连接。
在评估板文件系统执行如下命令测试网络通信速度，TCP带宽为941Mbits/sec。
