FPGA数据采集系统实战：64路模拟与数字信号存储链路设计

简介：这份资源是一份面向电子信息、测控技术与仪器等专业学生及FPGA初学者的本科毕业设计说明书，围绕“基于FPGA的数据采集系统”展开，帮助读者理解如何以FPGA为核心搭建一套实时数据采集与存储方案。文档系统梳理了数据采集技术的研究背景、发展现状与应用领域，并给出整体设计方案：系统需完成六十四路0～5V模拟信号、八路无源开关量信号及一路数字脉冲信号的采集，涵盖信号采集模块、存储器模块、中心控制模块与PC机接口电路等部分，对模拟通道中的电压跟随、多路转换、A/D转换及FPGA控制逻辑均有展开说明。资源包共1个doc文件，约526KB，内容为完整的毕业设计说明书正文，结构上包含绪论、系统硬件设计等章节，适合作为课程设计或毕设选题的参考模板。目前已有638人学习，可帮助读者快速把握FPGA数据采集系统的设计思路与硬件框架。

1. 从一块拆机板说起：这套 FPGA 数据采集系统到底能干什么

去年帮一个做无损检测的朋友收拾他实验室的旧货，翻出一块布满飞线的板子：64 路模拟输入排针、一颗 AD9221、一片 K9F1G08 NAND Flash，中间趴着一块 Xilinx Spartan 系列的 XC2S50。他说这是当年某高校毕设留下的采集板，采集能跑，但数据读出来全是乱的。我花了一个下午把时序捋顺，才意识到这套东西的价值不在“毕设”两个字，而在于它把多通道模拟量 + 开关量 + 数字脉冲三类信号的采集、缓存、掉电存储、并口回读完整串成了一条链路。对现在想入门 FPGA 做数据采集、又不想从零画板子写状态机的开发者来说，这是一份能直接照着复现的工程骨架：64 路 0～5V 模拟信号经 ADG506 多路选通进 AD9221，8 路无源开关量走光耦隔离加 74HC14 整形，1 路 TTL/12V 脉冲做钳位调压，全部由 FPGA 统一调度写入 NAND Flash，任务结束后通过并口把数据回读到 PC 做分析。适合电子、测控方向的本科生做毕设复现，也适合刚转 FPGA 的工程师拿它练手“多时钟域 + 存储时序”这两块硬骨头。

2. 系统架构拆解：三类信号如何汇入一条存储链路

这套系统的整体结构在原文里画得很清楚：模拟量采集模块、数字量采集模块、开关量采集模块、中心控制模块（FPGA）、存储器模块、接口电路，六块拼成一个闭环。理解它的关键不是记住框图，而是搞清楚“三类信号各自的调理路径”和“它们最终怎么在 FPGA 内部汇合”。下面按信号流向拆。

2.1 模拟通道：64 路选 1 的取舍逻辑

64 路模拟信号不可能每路配一套 ADC，原文明确采用多路转换器方案：电压跟随器 → 模拟开关 → A/D 转换器 → 缓冲器。电压跟随器用 LM324 四运放，作用是提高输入阻抗、稳定信号，因为 AD9221 的输入阻抗有限，直接接传感器输出会拉低信号。模拟开关选 ADG506，16 选 1，四片级联正好覆盖 64 路，由 FPGA 给出 A1～A4 通道选择码和 A6 使能位。

这里有个容易被忽略的设计点：ADG506 的导通电阻典型值 200Ω，泄漏电流 20pA，开关时间 200ns。200Ω 导通电阻和后续 ADC 采样保持电路的输入阻抗形成分压，会带来增益误差。原文没写补偿，但工程上常见做法是在跟随器之后、模拟开关之前串一个小的匹配电阻，或者在软件标定时按通道逐一修正。我一般会在 FPGA 里给每个通道留一个 16 位增益校正系数，采集时乘上去，这样 64 路的通道间一致性会好很多。

ADG506 的通道切换和 AD9221 的采样必须严格错开：先切通道，等模拟开关稳定（至少几百 ns），再发 ADC 时钟。原文说时钟由 FPGA 提供，但没展开时序细节。实际写 Verilog 时，通道切换计数器和 ADC 采样使能之间要插一个等待计数器，否则第一路数据会串到第二路去，这是这类多路采集系统最典型的翻车点。

2.2 数字与开关通道：隔离、钳位、整形三件套

1 路数字脉冲信号可能是 TTL 电平，也可能是 0V/12V 脉冲，而 NAND Flash 和 FPGA 的 IO 都是 3.3V 域。原文用了一个 3.3V 稳压管 D1 做钳位：输入高于 3.3V 时被钳在 3.3V，低于 3.3V 时原样通过。这个电路简单，但有个隐患——稳压管的结电容和响应速度会限制脉冲边沿，高频脉冲下波形会变钝。如果被测脉冲频率超过几百 kHz，我一般会换成电阻分压加肖特基钳位的方案，或者直接用高速电平转换芯片，代价是 BOM 多几毛钱。

8 路无源开关量走的是光耦隔离 + 74HC14 施密特反相器驱动。光耦的作用是电气隔离，防止地电位差和外界电磁干扰串进 FPGA；74HC14 的作用是把缓慢变化或带抖动的开关信号整形成陡峭边沿。原文特别提到光耦兼有反相和电平转换作用，R71 是限流电阻，R72 的取值要满足 CTR（电流传输比）条件才能保证输出低电平。这段电路看着简单，实际调试时 R72 选大了拉电流能力不足，选小了暗电流影响高电平，我一般按 CTR 最小值反推 R72 上限，再留 30% 余量。

2.3 中心控制与存储：FPGA 是整条链路的总调度

FPGA 选的是 Xilinx Spartan 系列的 XC2S50，配置芯片 XC18V01，供电 TPS70358。它的职责原文列了四条：A/D 时钟选取、数据存储计算、控制逻辑、与 PC 通信。落到模块划分上，我一般会把它拆成五个子模块：

存储芯片 K9F1G08 是 128M×8bit 的 NAND Flash，页大小 2112 字节（2048 主区 + 64 备用区），块大小 128KB，共 1024 块。NAND 的写操作必须按页进行，擦除按块进行，而且命令、地址、数据都通过同一组 I/O 口分时复用，靠 CLE 和 ALE 区分。原文把管脚功能列得很细，但真正写控制器时最容易错的是地址周期数：列地址 2 个周期、行地址 2 个周期，页读和页编程都要 4 个地址周期，块擦除只用 2 个行地址周期。少发一个周期，芯片就停在忙状态不返回，现象是 R/B 一直低，很多人第一次调 NAND 都卡在这里。

2.4 数据汇流：FIFO 是模拟与数字通道的合流点

原文在 K9F1G08 应用那段写了一句关键话：模拟信号经 A/D 转换后暂存于 Flash 内部的 FIFO，数字量和开关量经 FPGA 内部串并转换后暂存于 FPGA 内部的 FIFO，再送入 Flash。这里其实描述的是两级缓冲：FPGA 内部用分布式 RAM 或块 RAM 搭一个异步 FIFO，采集侧按 ADC 节奏写入，存储侧按 Flash 页编程节奏读出，两边时钟域不同，FIFO 就是跨时钟域的安全阀。

写这个 FIFO 时，空满标志的产生要用格雷码同步，否则满标志在写时钟域和读时钟域之间会有亚稳态。我见过有人直接用二进制计数器比较，跑仿真没问题，上板偶发丢数，查了两天才定位到跨时钟域。这类系统里，FIFO 深度一般取 512 或 1024 字节，够覆盖一次页编程的延迟就行，不必开太大，块 RAM 资源要留给其他逻辑。

3. 从零跑通：工程搭建、时序约束与上板验证

拿到这样一套设计，最怕的是“代码能综合、上板没数据”。这一章按实际动手顺序走：先确认工具链和工程结构，再写关键时序逻辑，最后上板用示波器和回读数据双重验证。

3.1 工具链与工程目录

XC2S50 属于较老的 Spartan 器件，ISE 14.7 是最后完整支持它的版本，WebPACK 许可即可。工程目录我一般这样组织，方便后来人接手：

fpga_das/ ├── rtl/ │ ├── top.v # 顶层，例化各子模块 │ ├── clk_gen.v # 时钟分频与复位 │ ├── adc_ctrl.v # AD9221 采样时序 │ ├── ch_scan.v # ADG506 通道扫描 │ ├── flash_ctrl.v # K9F1G08 命令/地址/数据时序 │ ├── async_fifo.v # 跨时钟域缓冲 │ └── par_port.v # 并口回读 ├── constraint/ │ └── top.ucf # 引脚与时钟约束 ├── sim/ │ └── tb_top.v # 行为级测试平台 └── doc/ └── pinmap.xlsx # 引脚分配表

UCF 里至少要有三样东西：系统时钟周期约束、ADC 时钟输出引脚的电平标准、Flash 控制信号的位置约束。XC2S50 的 IO bank 电压要按 3.3V 配，否则 LVTTL 电平对不上。

3.2 AD9221 采样时序的 Verilog 实现

AD9221 是 12 位、1.5MSPS 的流水线型 ADC，时钟由 FPGA 提供，输出并行 12 位数据。采样控制的核心是“通道切换 → 等待稳定 → 发时钟 → 锁存数据”这个循环：

// adc_ctrl.v 片段：单通道采样状态机 localparam IDLE = 2'd0, SETTLE = 2'd1, SAMPLE = 2'd2, LATCH = 2'd3; always @(posedge clk) begin case (state) IDLE: begin ch_addr <= ch_cnt; // 切换 ADG506 通道 wait_cnt <= 16'd200; // 等待模拟开关稳定 state <= SETTLE; end SETTLE: begin if (wait_cnt == 0) begin adc_clk_en <= 1'b1; // 使能 ADC 时钟 state <= SAMPLE; end else wait_cnt <= wait_cnt - 1'b1; end SAMPLE: begin if (sample_edge) begin // ADC 时钟下降沿后数据有效 adc_data_r <= adc_data; state <= LATCH; end end LATCH: begin fifo_wr_en <= 1'b1; // 写入异步 FIFO ch_cnt <= ch_cnt + 1'b1; state <= IDLE; end endcase end

wait_cnt的 200 个周期是按 50MHz 系统时钟算的，约 4μs，远大于 ADG506 的 200ns 开关时间，留足余量。sample_edge是 ADC 时钟下降沿检测，因为 AD9221 在时钟下降沿更新输出数据，上升沿锁存会拿到上一拍的值。ch_cnt是 6 位通道计数器，0～63 循环，对应 64 路模拟输入。这段状态机跑通后，用示波器看 ADC 时钟和通道选择码的相位关系，确认切换发生在采样窗口之外，基本就不会串道。

3.3 NAND Flash 页编程时序

K9F1G08 的页编程流程是：发 0x80 命令 → 发 4 个地址周期 → 写 2112 字节数据 → 发 0x10 确认命令 → 等 R/B 拉高。下面是最小可用的写页任务：

// flash_ctrl.v 片段：页编程命令序列 task flash_page_program; input [27:0] addr; begin // 命令阶段 flash_cmd <= 8'h80; cle <= 1'b1; ale <= 1'b0; ce <= 1'b0; we <= 1'b0; @(posedge clk); we <= 1'b1; cle <= 1'b0; // 地址阶段：2 列 + 2 行 for (i = 0; i < 4; i = i + 1) begin flash_io <= addr_bytes[i]; ale <= 1'b1; we <= 1'b0; @(posedge clk); we <= 1'b1; ale <= 1'b0; end // 数据阶段：2112 字节，从 FIFO 读出 for (j = 0; j < 2112; j = j + 1) begin flash_io <= fifo_dout; we <= 1'b0; @(posedge clk); we <= 1'b1; fifo_rd_en <= 1'b1; end // 确认命令 flash_cmd <= 8'h10; cle <= 1'b1; we <= 1'b0; @(posedge clk); we <= 1'b1; cle <= 1'b0; // 等待 R/B 拉高 wait (rb == 1'b1); end endtask

addr_bytes是 4 字节地址数组，前两个是列地址（页内偏移），后两个是行地址（页号）。we信号在每个字节传输时拉低再拉高，数据在上升沿被锁存。数据阶段的 2112 字节包含 64 字节备用区，如果只存有效数据，可以只写 2048 字节，但页编程的地址周期不能省。rb是开漏输出，板上要接上拉电阻，否则读不到高电平。这段代码上板后如果 R/B 一直不拉高，先查 WP 引脚是不是被拉低进了写保护，再查地址周期数对不对。

3.4 上板验证：示波器加回读双保险

上板第一步不是看数据，是看电源和时钟：TPS70358 两路输出分别是 3.3V 和 1.2V（XC2S50 内核电压 2.5V，注意核对具体型号），用万用表确认后再上电。第二步用示波器看 ADC 时钟频率和占空比，AD9221 要求时钟占空比在 45%～55% 之间，偏差大了采样精度会掉。第三步让系统连续采集一段已知信号（比如 1kHz 正弦），通过并口回读到 PC，用 Python 画波形，看有没有丢点、串道、幅度偏差。回读脚本我一般用 pyParallel 或直接操作并口寄存器，读 8 位数据总线加一个 strobe 握手信号，存成二进制文件再解析。

4. 避坑与排查：五个上板必踩的坑

4.1 现象：64 路数据前几路正常，后面通道全是同一个值

原因：ADG506 的通道选择码在 ADC 采样窗口内发生了变化，模拟开关还没稳定就采样了。解决：在通道切换和 ADC 时钟使能之间插入等待计数器，等待时间按模拟开关导通时间加线缆容性负载估算，一般不少于 2μs。

4.2 现象：Flash 写入后回读，前 2048 字节对，后 64 字节乱码

原因：页编程只写了 2048 字节主区，但地址周期按 2112 字节配置，备用区残留旧数据或未初始化。解决：要么补写 64 字节备用区（可全填 0xFF），要么把页大小参数统一改成 2048，两边配置必须一致。

4.3 现象：系统跑几分钟后数据错乱，复位才能恢复

原因：异步 FIFO 的空满标志用了二进制计数器跨时钟域比较，偶发亚稳态导致读写指针错位。解决：读写指针转格雷码后再同步，空满判断用格雷码比较，这是跨时钟域 FIFO 的标准做法，别省这一步。

4.4 现象：开关量采集偶尔误触发，模拟通道同时有噪声

原因：光耦隔离电路的地和 FPGA 地单点连接位置不对，开关量侧的地电流串进了模拟地。解决：光耦两侧地完全分开，只在电源入口单点汇合，模拟地和数字地各走各的铺铜，ADC 的模拟输入走差分或包地处理。

4.5 现象：并口回读速度极慢，1MB 数据要传几分钟

原因：并口按字节握手，每次传输都有软件轮询开销。解决：FPGA 侧加一个块传输模式，一次握手连续输出一批数据，PC 侧用内存映射或 DMA 方式读，实测能快一个数量级。如果并口本身是瓶颈，二次开发时优先考虑换成 USB 或以太网接口。

5. 二次开发改造：把毕设板变成能用的采集终端

这套设计的骨架是完整的，但离“产品级”还有距离。我拿到类似工程后一般按三步改：先换接口，再扩存储管理，最后加自检。

接口是第一优先级。并口在现在的 PC 上基本绝迹，改成 USB 2.0（用 CY7C68013 这类 FIFO 芯片）或百兆以太网（FPGA 内建 MAC）是常见做法。改的时候注意保持原有 FIFO 接口不变，只替换 par_port 模块，上层采集逻辑一行不用动，这是模块划分带来的好处。

存储管理是第二块。K9F1G08 有坏块，出厂时厂商保证第 0 块是好块，其余块可能坏。原设计没提坏块管理，二次开发时至少要加一个坏块表：上电扫描备用区第 6 字节，非 0xFF 标记为坏块，写入时跳过。再进一步可以做磨损均衡，但 1024 个块的规模，简单轮转就够了。

自检是第三块，也是最容易被忽略的。我一般会在 FPGA 里加一个内建自测模式：内部产生一个递增码或伪随机码，走一遍采集通道和存储通道，回读比对。这样每次改完代码上板，先跑自检，通过了再接真实信号，能省掉大量“到底是信号问题还是逻辑问题”的扯皮。

最后说个血泪教训：这类系统调试时，我习惯先把 ADC 时钟降到额定值的十分之一跑通全链路，确认数据通路没问题再逐步提频。有一次跳过这步直接满速跑，数据错乱查了一整天，最后发现是 Flash 写时序在高速下余量不够。从那以后我每次改时钟配置，都强制先降频验证再提频，这个习惯帮我省下的时间比任何调试技巧都多。希望帮到你。

本文还有配套的精品资源，点击获取