工业级SPI隔离通信设计：MAX14431与MK20DN128实战

1. 项目缘起与整体设计思路

工业现场和嵌入式设备之间跑SPI通信，最让人头疼的从来不是协议本身，而是地电位差、共模干扰和浪涌这几件事。我手头这个项目，主控用的是MK20DN128VFM5，也就是NXP Kinetis K20系列里那颗48引脚QFN封装的Cortex-M4，跑在50MHz主频上，负责采集前端传感器的数据；另一端是工业侧的从设备，两者之间隔着几米到十几米的线缆，现场还有变频器、继电器和接触器在频繁动作。这种场景下如果SPI链路不做隔离，轻则通信误码率飙升，重则主控直接被浪涌打穿。所以这次选型的核心就是一颗数字隔离器——MAX14431BAEE+，把SPI的四根信号线（SCLK、MOSI、MISO、CS）全部隔开，让主控侧和工业侧各自拥有独立的参考地。

先说说为什么是SPI而不是别的总线。SPI是全双工同步串行接口，四线制，速率可以拉到几十MHz，协议简单到几乎没有协议栈开销，主控直接操作寄存器就能收发。在嵌入式工业设备里，SPI常用于连接ADC、DAC、Flash、隔离式栅极驱动器和各种传感器。它的短板也很明显：没有差分传输，没有内建的差错校验，走线一长就容易受干扰。正因为如此，隔离在SPI链路上不是可选项，而是必选项。热词里提到的“spi硬件片选与软件片选”“spi时序”“spi模式”这些，都是实际调试中绕不开的点，后面我会逐一展开。

MAX14431BAEE+这颗料，是Maxim（现属ADI）的4通道数字隔离器，采用专有的工艺，支持最高25Mbps的数据速率，隔离耐压达到5kVRMS（UL 1577标准），工作温度范围-40到+125摄氏度。它的四个通道可以灵活配置方向，正好对应SPI的一主三从或者一从三主方向组合。选它而不是光耦，理由很直接：光耦的传输速率受限于LED和光敏管的响应时间，通常几十kHz到几MHz就到顶了，而且CTR（电流传输比）会随温度和时间衰减，寿命和一致性都不好控制。数字隔离器用的是电容或变压器耦合，速率高、功耗低、寿命长，通道间匹配度也好。热词里“光耦隔离电路”“开关量 光耦隔离硬件设计”这些，更多是用在低速开关量场合，SPI这种高速同步链路，数字隔离器才是正解。

MK20DN128VFM5这边，它自带多个SPI模块，支持主机和从机模式，FIFO深度可配置，时钟极性和相位（CPOL/CPHA）可以软件设置，正好匹配各种从设备。K20系列在工业领域用量很大，原因就是它的外设资源均衡、供货稳定、开发工具链成熟。我用的是Kinetis Design Studio加Processor Expert的组合，底层驱动生成后手动改，比纯寄存器操作省事，又比纯库函数灵活。整个项目的设计思路就是：MK20做主控，SPI主机模式，通过MAX14431BAEE+隔离后，驱动工业侧的从设备，同时预留一路GPIO做隔离后的中断反馈。

提示：隔离器两侧的电源必须完全独立，不能共用同一个LDO。主控侧用3.3V，工业侧根据从设备要求可以是3.3V或5V，但两路电源的参考地必须分开，否则隔离就失去意义了。

2. 核心器件解析与选型考量

2.1 MAX14431BAEE+的通道配置与速率匹配

MAX14431BAEE+是4通道数字隔离器，每个通道的方向可以独立设置。SPI通信需要四根线：SCLK从主到从，MOSI从主到从，MISO从从到主，CS从主到从。所以通道方向配置就是三个正向（主到从）、一个反向（从到主）。这颗芯片的通道方向是在出厂时固定的，不同后缀对应不同的方向组合，选型时要看清楚。BAEE这个后缀对应的方向配置正好满足SPI的需求，具体是A1到A4的方向排列，我在下单前专门查了数据手册的订购信息表，确认无误才敢画板。

速率方面，MAX14431BAEE+支持最高25Mbps。MK20DN128VFM5的SPI模块在50MHz总线时钟下，分频后可以跑到12.5MHz甚至25MHz。但实际项目中我没有跑那么高，原因有两个：一是工业侧从设备的SPI接口速率上限通常只有10MHz左右，二是隔离器在高速率下功耗和抖动都会增加。最终我把SPI时钟定在5MHz，这个速率对于大多数工业传感器和ADC来说绰绰有余，同时留足了时序余量。热词里“spi发送字节时间”这个点，5MHz下每个字节8位就是1.6微秒，加上隔离器的传播延迟（典型值几纳秒到几十纳秒），整体时序完全可控。

传播延迟是隔离器选型的关键参数。MAX14431BAEE+的传播延迟典型值在10ns左右，通道间匹配延迟更小。这意味着SPI的建立时间和保持时间不会被隔离器吃掉太多。我在计算时序时，把主控的SPI输出延迟、隔离器传播延迟、从设备的建立保持要求三者叠加，确保在最坏情况下仍有至少20%的余量。这个计算过程后面会详细说。

2.2 MK20DN128VFM5的SPI外设能力

MK20DN128VFM5属于Kinetis K20系列，Cortex-M4内核，128KB Flash，16KB RAM，48引脚QFN封装。它有两个SPI模块，都支持主机和从机模式，支持8位和16位数据传输，FIFO可以配置为4级深度。SPI模块的时钟源来自总线时钟或外部时钟，通过分频器产生SCLK。寄存器层面，关键的有SPIx_MCR（模块配置）、SPIx_TCR（传输配置）、SPIx_CTAR（时钟和传输属性）、SPIx_SR（状态）、SPIx_PUSHR（推送发送FIFO）、SPIx_POPR（弹出接收FIFO）。

CTAR寄存器里要设置的关键位包括：CPOL（时钟极性）、CPHA（时钟相位）、BR（波特率分频）、FMSZ（帧大小）、CSSCK（片选到时钟延迟）、ASC（时钟到片选延迟）、PCSSCK（片选建立时间）等。这些参数直接决定了SPI时序是否满足从设备要求。热词里“spi模式”指的就是CPOL和CPHA的四种组合，模式0是CPOL=0、CPHA=0，模式3是CPOL=1、CPHA=1，这两种最常用。我这次用的从设备要求模式0，所以CTAR里CPOL和CPHA都清零。

MK20的SPI还支持硬件片选和软件片选。硬件片选是SPI模块自动控制PCS引脚，在传输前后自动拉低拉高，时序精确；软件片选是手动操作GPIO，灵活但占用CPU时间。我选的是硬件片选，因为隔离器对片选的时序也有要求，硬件片选能保证CS和SCLK之间的延迟是确定的。热词里“spi硬件片选与软件片选”这个讨论，我的经验是：速率高于1MHz一律用硬件片选，低于100kHz可以用软件片选省引脚。

2.3 隔离电源的方案选择

隔离器两侧需要独立电源，工业侧那一路必须和主控侧完全隔离。常见的方案有三种：一是用隔离型DC-DC模块，比如B0505S这类定压隔离模块，简单可靠但体积大；二是用变压器加驱动的方式自建隔离电源，成本低但设计复杂；三是用集成隔离电源的数字隔离器，比如带isoPower的ADuM系列，但MAX14431BAEE+本身不带电源隔离，所以得外挂。

我最终选的是B0505S-1WR3这种定压隔离模块，输入5V输出5V，功率1W，隔离耐压1500VDC。工业侧从设备是5V供电，所以直接用它。主控侧是3.3V，用LDO从5V降下来。这里要注意，隔离模块的输出纹波要控制好，否则会通过隔离器的电源引脚耦合到信号通道上。我在输出端加了10uF和0.1uF的退耦电容，实测纹波在20mV以内，对SPI通信没有影响。

注意：隔离电源模块的开关频率通常在100kHz到1MHz之间，如果和SPI时钟或其谐波重合，可能产生拍频干扰。选型时尽量让隔离模块的开关频率远离SPI时钟频率及其整数倍。

3. 硬件设计与PCB布局实操

3.1 原理图设计与信号流向

原理图这块，核心就是把MK20的SPI引脚、MAX14431BAEE+的通道、工业侧连接器三者对应起来。MK20的SPI0我用的是PTA14（SCLK）、PTA15（MOSI）、PTA16（MISO）、PTA17（PCS0）。这四个引脚接到隔离器的主控侧通道，隔离器的工业侧通道再接到连接器。方向配置上，SCLK、MOSI、PCS0是主到从，接隔离器的正向通道；MISO是从到主，接反向通道。

MAX14431BAEE+的电源引脚要分别接主控侧3.3V和工业侧5V，两侧的地分别是GND1和GND2。数据手册里要求每个电源引脚旁边放0.1uF和1uF的退耦电容，我照做了，而且把0.1uF尽量靠近引脚放置。使能引脚（如果有）要上拉或下拉到确定状态，不能悬空。这颗芯片没有使能引脚，上电即工作，所以省事。

工业侧连接器我用的是5.08mm间距的螺钉端子，方便现场接线。端子上除了SPI四线，还预留了一根地线和一根中断线。中断线从工业侧设备来，经过隔离器的备用通道（如果有）或者单独一颗隔离器，接到MK20的GPIO。我这次四通道刚好用完，所以中断线用了另一颗单通道隔离器，型号是MAX14430，和MAX14431同系列，只是通道数不同。

3.2 PCB叠层与隔离带处理

PCB布局是隔离设计里最容易翻车的地方。我用的四层板，叠层是：顶层信号、内层地、内层电源、底层信号。隔离带的位置在板子中间，宽度至少8mm，隔离带下方所有层都要挖空，不能有铜箔跨过。主控侧和工业侧的走线严格分开，电源和地也分开，只在隔离器下方通过隔离带。

隔离器的放置位置很关键。它必须跨在隔离带上，主控侧引脚朝向主控区域，工业侧引脚朝向工业区域。走线从隔离器引脚出来后，不要绕远路，直接到连接器或主控。SPI时钟线要尽量短，并且包地处理。我在SCLK两侧各走了一根地线，并且在地线上打了过孔到内层地平面，形成屏蔽。MOSI和MISO也做了类似的包地，但优先级低于SCLK。

提示：隔离带下方绝对不能走任何信号线，包括电源线。我见过有人为了省空间把电源线从隔离带下方穿过，结果隔离耐压直接打对折，浪涌一来就击穿。

3.3 端接与滤波

SPI走线如果超过10cm，就要考虑端接。我在工业侧的SCLK和MOSI上各串了一个33欧姆的电阻，靠近隔离器输出端放置。这个电阻的作用是抑制反射和振铃，同时限流保护隔离器输出。MISO线上没有串电阻，因为它是从设备驱动，主控接收，串电阻会影响从设备的驱动能力。如果从设备驱动能力弱，可以在主控侧加一个缓冲器。

滤波方面，我在工业侧连接器附近加了TVS管，型号是SMBJ5.0A，用来吸收浪涌。TVS的响应时间要快，结电容要小，否则会影响SPI信号完整性。SMBJ5.0A的结电容在几百pF量级，对于5MHz的SPI来说可以接受。如果速率更高，要选结电容更小的型号，比如PESD系列。

电源滤波上，隔离模块的输入端和输出端都加了π型滤波，由10uF电解电容、10欧姆电阻、0.1uF陶瓷电容组成。这个电阻不能太大，否则压降会影响后级供电。我实测10欧姆下压降在0.1V以内，可以接受。

4. 软件配置与SPI时序调试

4.1 MK20 SPI模块初始化

MK20的SPI初始化分几步：先开时钟，配置引脚复用，然后设置CTAR寄存器，最后使能SPI模块。我用的是寄存器直接操作，因为Processor Expert生成的代码有时候会多绕几层，调试时不好跟踪。开时钟是SIM_SCGC6寄存器的SPI0位。引脚复用是PORTA_PCR14到PORTA_PCR17，设置MUX为2（SPI功能），同时配置上拉和驱动强度。

CTAR寄存器的配置是重点。我设置的是：CPOL=0，CPHA=0，BR=4（分频系数，总线时钟50MHz除以(4+1)再除以2，得到5MHz），FMSZ=7（8位帧），CSSCK=1，ASC=1，PCSSCK=1。这些延迟参数的单位是SCLK周期，设置太小会导致片选和时钟的建立保持时间不够，设置太大会降低吞吐率。我实测CSSCK=1、ASC=1时，片选到第一个时钟沿的延迟约200ns，最后一个时钟沿到片选拉高的延迟也是200ns，完全满足从设备要求。

初始化代码大概长这样：

// 使能SPI0时钟 SIM_SCGC6 |= SIM_SCGC6_SPI0_MASK; // 配置PTA14-17为SPI功能 PORTA_PCR14 = PORT_PCR_MUX(2) | PORT_PCR_DSE_MASK; PORTA_PCR15 = PORT_PCR_MUX(2) | PORT_PCR_DSE_MASK; PORTA_PCR16 = PORT_PCR_MUX(2) | PORT_PCR_PE_MASK | PORT_PCR_PS_MASK; PORTA_PCR17 = PORT_PCR_MUX(2) | PORT_PCR_DSE_MASK; // 配置CTAR0 SPI0_CTAR0 = SPI_CTAR_CPOL(0) | SPI_CTAR_CPHA(0) | SPI_CTAR_BR(4) | SPI_CTAR_FMSZ(7) | SPI_CTAR_CSSCK(1) | SPI_CTAR_ASC(1) | SPI_CTAR_PCSSCK(1); // 使能SPI主机模式 SPI0_MCR = SPI_MCR_MSTR_MASK | SPI_MCR_PCSIS(0x01);

MCR寄存器里的MSTR位设为主机模式，PCSIS设的是片选极性，我设的是PCS0低有效。这些配置完成后，SPI就可以收发了。

4.2 收发流程与FIFO使用

MK20的SPI收发是通过PUSHR和POPR寄存器。发送时把数据写到PUSHR，硬件自动启动传输；接收时从POPR读数据。PUSHR里除了数据，还有片选控制位和连续传输位。如果要用硬件片选，PUSHR的PCS位要设成对应的片选号，并且CONT位要根据是否连续传输来设置。

我封了一个简单的收发函数：

uint8_t spi_transfer(uint8_t data) { // 等待发送FIFO有空位 while (!(SPI0_SR & SPI_SR_TFFF_MASK)); // 写入数据，片选0，不连续 SPI0_PUSHR = SPI_PUSHR_PCS(1) | SPI_PUSHR_TXDATA(data); // 等待接收FIFO有数据 while (!(SPI0_SR & SPI_SR_RFDF_MASK)); // 读数据并清标志 uint8_t rx = SPI0_POPR; SPI0_SR |= SPI_SR_RFDF_MASK; return rx; }

这个函数是阻塞式的，每次传输一个字节。如果数据量大，可以用FIFO批量传输，把多个字节写到PUSHR，然后一次性读POPR。FIFO深度是4级，所以最多一次连续写4个字节。批量传输时CONT位要置1，最后一个字节时清零，这样片选会在最后一个字节传输完后才拉高。

4.3 时序计算与实测验证

时序计算这块，我以5MHz SCLK为例。SCLK周期是200ns。从设备要求CS建立时间至少50ns，保持时间至少50ns。MK20的CSSCK=1意味着片选到第一个时钟沿的延迟是1个SCLK周期，即200ns，大于50ns，满足。ASC=1意味着最后一个时钟沿到片选拉高的延迟也是200ns，大于50ns，满足。隔离器的传播延迟典型值10ns，最坏情况可能到30ns，这个延迟对建立保持时间的影响是双向的，但因为余量有150ns，所以完全覆盖。

数据建立时间方面，MOSI在SCLK上升沿前要稳定至少20ns。MK20的SPI输出延迟在数据手册里标的是几纳秒，加上隔离器的10ns，总共不到20ns。我实测用示波器抓波形，MOSI在SCLK上升沿前约35ns就稳定了，余量充足。MISO方向，从设备在SCLK下降沿后输出数据，主控在下一个上升沿采样，中间有半个周期100ns的余量，隔离器的延迟完全吃得下。

实测时我用的是Saleae逻辑分析仪，采样率100MHz，抓SPI波形看时序。重点看三个地方：片选和第一个时钟沿的间隔、最后一个时钟沿和片选拉高的间隔、数据在时钟沿前后的稳定时间。这三个参数都满足后，通信基本就稳了。热词里“spi接口测试”“spi时序”这些，用逻辑分析仪是最直观的，比示波器方便，因为可以解码SPI协议，直接看数据对不对。

注意：逻辑分析仪的采样率至少要是SPI时钟的10倍以上，否则抓出来的波形会失真。5MHz SPI用100MHz采样率刚好，如果SPI跑到25MHz，逻辑分析仪至少要250MHz采样率。

5. 隔离链路常见问题与排查实录

5.1 通信误码与隔离器方向配置错误

项目调试初期遇到的最典型问题就是通信误码，读回来的数据偶尔错一位。排查时先看硬件，用逻辑分析仪抓隔离器两侧的波形。主控侧波形正常，工业侧波形也正常，但数据就是不对。后来发现是隔离器的一个通道方向配反了。MAX14431BAEE+的通道方向是固定的，我一开始以为可以软件配置，实际上不行。MISO通道应该是从工业侧到主控侧，我接成了主控侧到工业侧，导致MISO线上两个输出对顶，波形幅度被拉低，主控采样时偶尔判错。

解决方法是查数据手册的通道方向表，确认每个通道的A侧和B侧哪个是输入哪个是输出。MAX14431BAEE+的A侧是主控侧，B侧是工业侧，通道1到3是A到B，通道4是B到A。SPI的SCLK、MOSI、CS接通道1到3，MISO接通道4。改过来之后，误码消失。

这个坑的教训是：数字隔离器的通道方向不是软件可配的，选型时就要确定好方向组合。如果SPI方向需要动态切换（比如主从切换），要选方向可配的型号，或者用两颗隔离器背靠背。

5.2 电源纹波导致的偶发丢帧

第二个问题是偶发丢帧，大概每传几千个字节丢一帧。用示波器看隔离器工业侧的电源引脚，发现纹波在特定数据传输模式下会变大。原因是隔离模块的负载调整率不够，当SPI连续传输时，隔离器功耗增加，导致5V电源瞬间跌落，触发隔离器内部欠压保护，输出短暂关断。

解决方法是加大隔离模块输出端的电容，从10uF加到47uF，并且并联一个100uF的钽电容。同时把SPI传输改成突发模式，每传64字节停1ms，给电源恢复时间。改完后连续跑24小时无丢帧。这个问题的根源是隔离模块的功率余量不足，选型时功率至少要留2倍余量。我用的1W模块，实际功耗算下来约0.3W，理论上够，但瞬态响应不行，加大电容后解决。

5.3 常见问题速查表

5.4 独家避坑经验

第一个经验是隔离器的电源上电顺序。如果主控侧先上电，工业侧后上电，隔离器在工业侧未上电时，主控侧的输入信号会通过隔离器的内部结构耦合到工业侧，可能导致工业侧器件误动作。我的做法是在工业侧加一个电源监测芯片，电源未稳时把隔离器的工业侧输出拉到确定电平。或者选带失效保护功能的隔离器，输出在未上电时是高阻态。

第二个经验是SPI时钟线的包地处理。我一开始没包地，通信在实验室没问题，到了现场就偶尔出错。后来在SCLK两侧加了地线并打孔到地平面，误码率直接降到零。工业现场的电磁环境比实验室恶劣得多，包地是最便宜的保险。

第三个经验是隔离器的温度。MAX14431BAEE+在满速运行时会有温升，手摸上去有点烫。虽然数据手册说125度以内都正常，但长期高温会加速老化。我在隔离器下方铺了铜皮，通过过孔连接到内层地平面散热，实测温度降了15度。如果环境温度高，还要考虑加散热片或降低速率。

6. 性能验证与长期运行观察

6.1 误码率测试方法

误码率测试我用的方法是：主控发送已知的伪随机序列，从设备收到后原样返回，主控对比收发数据。测试数据量是1GB，统计错误字节数。在5MHz时钟、10米线缆、隔离器工作的条件下，误码率实测小于10的负9次方，也就是1GB数据里错误字节不超过1个。这个水平对于工业控制来说足够了。

测试时要注意，线缆要模拟现场环境，不能只用短跳线。我用的是10米屏蔽双绞线，屏蔽层单端接地。双绞线的作用是抑制共模干扰，屏蔽层的作用是阻挡电场耦合。如果现场干扰特别强，可以用双屏蔽线，外层屏蔽两端接地，内层屏蔽单端接地。

6.2 隔离耐压与浪涌测试

隔离耐压测试我用的是耐压测试仪，在隔离器两侧的地之间加1500VAC，持续1分钟，漏电流小于1mA。这个测试验证了隔离器的基本绝缘性能。浪涌测试用的是浪涌发生器，在工业侧SPI线上加1kV的8/20微秒浪涌，主控侧没有损坏，通信在浪涌后自动恢复。TVS管在浪涌时导通，把能量泄放到地，保护了隔离器和主控。

提示：浪涌测试后要检查TVS管是否劣化。TVS管在多次浪涌后漏电流会增大，如果漏电流超过规格值，要更换。我一般每做10次浪涌测试就测一次TVS漏电流。

6.3 长期运行数据

这个项目最终在现场跑了6个月，每天24小时不间断运行。期间记录了通信错误次数，平均每月不到1次，而且都是现场大功率设备启停时发生的，属于正常范围。隔离器表面温度稳定在45度左右，环境温度25度，温升20度，在可接受范围内。电源模块和TVS管都没有损坏。

长期运行中唯一出现的问题是连接器端子松动，导致接触电阻变大，SPI波形幅度下降。后来换了带锁紧机构的端子，问题解决。这个教训是：工业现场的振动比实验室大得多，连接器一定要选带锁紧的，线缆要固定好。

7. 方案扩展与替代选型参考

7.1 更高速度需求的升级路径

如果SPI速率需要跑到25MHz以上，MAX14431BAEE+就不够用了。这时候可以选ADI的ADuM3151或TI的ISO7741，这两款都支持100Mbps以上，传播延迟更低。但速率上去后，PCB布局要求更严，走线要按传输线处理，端接电阻要精确匹配。另外，高速隔离器的功耗也更大，电源设计要重新算。

如果速率不变但需要更多通道，可以选6通道的MAX14436或8通道的MAX14438，把中断线、复位线、状态线都隔离进去，减少分立器件数量。通道多了之后，隔离器的封装会变大，PCB布局要提前规划。

7.2 成本敏感场景的替代方案

如果成本压力大，可以考虑用光耦加数字隔离器的混合方案。低速的片选和中断用光耦，高速的SCLK、MOSI、MISO用数字隔离器。这样能省一点钱，但光耦的寿命和一致性是隐患，而且PCB面积会变大。我的建议是：如果年产量不大，直接用数字隔离器，省心；如果年产量很大，可以算一下光耦方案的总体成本，包括售后维修成本，再决定。

另一个替代方案是用带隔离的SPI接口芯片，比如ADI的ADuM7441，它把隔离器和SPI收发器集成在一起，外围器件更少。但这类芯片的SPI速率通常不高，而且价格比纯隔离器贵。选型时要看从设备的SPI要求，如果从设备本身就是标准SPI接口，用纯隔离器更灵活。

7.3 软件层面的容错设计

硬件隔离解决了物理层的干扰问题，但软件层面也要做容错。我在SPI传输协议里加了CRC校验，每帧数据后面跟一个CRC8字节。主控收到数据后先算CRC，不对就重传。重传次数超过3次就报错，触发告警。这个机制在实验室里几乎不触发，但在现场偶尔会触发，说明现场确实有干扰，CRC校验兜住了。

另外，SPI传输要有超时机制。如果从设备故障不响应，主控不能死等。我在spi_transfer函数里加了超时计数，超过一定循环次数就返回错误码。这样主控不会因为从设备故障而卡死，提高了系统的可靠性。

8. 个人实操体会与建议

这个项目做下来，我最大的体会是：隔离SPI链路的设计，硬件占七分，软件占三分。硬件里，隔离器的选型和PCB布局又是重中之重。选型时不要只看速率和通道数，传播延迟、电源电流、失效保护模式这些参数都要看。PCB布局时，隔离带要干净，电源要独立，包地要到位。软件层面，时序参数要算清楚，容错机制要有，但不要指望软件能弥补硬件的缺陷。

另一个体会是测试要趁早。我在画完板子等打样的时候，就用面包板搭了一个最小系统，验证隔离器的基本功能和SPI时序。等板子回来，直接焊上就能跑，省了很多调试时间。如果等板子回来才发现隔离器方向选错，那就得飞线或者重新打板，时间和成本都浪费了。

最后分享一个小技巧：调试SPI隔离链路时，如果手头没有逻辑分析仪，可以用主控的另一个SPI口做回环测试。把隔离器工业侧的MOSI和MISO短接，主控发送数据，看接收到的数据是否一致。这个方法能快速判断隔离器和走线是否正常，虽然不能看时序，但能定位大部分硬件问题。等基本通信通了，再用逻辑分析仪细调时序参数。