零基础PCB设计入门：从建库、原理图到DRC打样避坑

简介：这份PDF教程面向PCB设计零基础学习者，围绕嘉立创EDA的使用流程整理自学思路，适合希望建立规范工具习惯、系统补齐入门短板的学生、硬件爱好者与转岗人员，也可用于课程设计、电子制作前期准备等场景。内容按创建项目与元件库、新建元件及封装关联、原理图绘制与模块检查、PCB距离规范、电阻分压和二极管限幅等电路思维展开，既呈现软件操作框架，也强调检查与复盘意识。压缩包内共1个PDF文件，约2.05MB，体量轻便，目录条理较清楚，便于按主题查阅和反复对照。已有813人学习下载；对初次接触EDA的人，可减少盲目摸索，对已入门者，可借助模块化目录定位封装管理、DRC检查、线距规则等薄弱点，形成从工具习惯到设计检查的完整参照。

1. 从零起步那半年：我最先补的是建库，画图反而排在后面

我画的第一块板子打样回来，五个直插焊盘全偏了半个位，因为我懒，线没画错。查了半天才定位到根上：元件库里的封装名字和手里的实物对不上，另一个器件干脆是照着“长得像”的型号抓的封装。那次返工教会我一件事——自学 PCB 设计、零基础入门，真正卡人的从来不是布线那一步，而是前面最枯燥、最没人愿意讲的建库环节。

所以这篇笔记我不按教科书顺序讲，我按自己实际跑通的一条线来：建工程 → 建库 → 建元件 → 找封装 → 挂关联 → 画原理图（抄板）→ 分模块自检 → 跑 DRC → 转 PCB。每一步都写清楚我为什么这么做、哪里容易翻车、报错该怎么读。新手能照着走完一块能打样的板子，画过几块的人能看到我在哪一步刻意设了卡。

2. 开局三件事：工程、元件库、封装库的顺序一搭反就断链

开工前十分钟定下的东西，决定了你三天后要不要返工。我见过太多人上来就双击打开画布开始放电阻，画到一半发现库是散的、封装是临时抓的、工程还存在桌面。这一章讲的就是这十分钟怎么花。

2.1 先建工程再建库，反着来迟早断链

操作路径很朴素：文件 → 新建 → 工程，工程名我用「代号_年月_版本」的格式，比如DEMO_2503_V1。别嫌丑，三个月后你能一眼分清哪个是最新版本，比新建工程(3)(最终版)靠谱得多。

为什么必须先工程后库？因为库是挂在工程下的资产，工程本身是一个文件夹，库、原理图、PCB、生产文件全在里面。先建工程再在工程内建库，整个包能一起拷走、一起发人；反过来先在工具首页新建一个全局库，再往工程里塞，库和工程是两个独立实体，换台电脑或者换个账号登录，路径一断，原理图上就是一片问号框。

这个坑我有血泪经验。某同学把所有元件都建在默认的“我的库”里，交付的时候只发了工程文件，队友打开后元件全是空壳，重新关联库、重新核对封装，一个晚上没了。后来我们定了个规矩：项目专用库一律建在工程目录下，导出时整个文件夹压缩，不单独发文件。

那什么该进项目库、什么该进通用库？我的划分是：只此一次用的进项目库（模组、定制连接器、特定封装的电感、厂牌指定的电容）；反复复用的进通用库（0402/0603 的电阻电容、常用 LED、三极管、排针）。判断依据很简单——这个元件下个项目还会用吗？会，就进通用库；不会，就老实待在项目库里。

还有一条原则：能复用就不要复制。复制出来的元件必须改名字，改了名字必须写备注说明差异。库里的东西一旦出现两个长得一样、名字差一个字母的元件，后面排查问题就会变成玄学。

2.2 元件和封装是两回事，别当成一件事来建

符号（原理图上那个方块或三角形）和封装（PCB 上那组焊盘图形）在工具里是两个独立对象。一个符号可以挂多个封装：同一个电阻符号，既可以出 0603 也可以出 0805，改的是关联关系，不是符号本身。

建元件的动作是：文件 → 新建 → 元件 → 起名字 → 保存进已经建好的元件库里。画符号的时候辛苦一点，把 pin 编号、pin 名字、pin 类型（输入/输出/电源/无源）都对着数据手册填准，绝对不要用自动编号。自动编号在只有两三个脚的器件上看不出问题，到了 32 脚、48 脚的芯片上，编号错一位，原理图看着完全正常，PCB 上连的根本不是同一个脚。

找封装则不建议从零画，除非是异形器件或者结构件。常规做法是去元件商城按型号搜，找到数据手册，先看封装图确认引脚间距、本体尺寸、焊盘推荐尺寸，再复制商品编号，回到工具的系统库里搜这个编号，选中器件右键“另存为”到自己的库。系统库里也可以只保存封装，符号自己画——这是我最常用的组合：符号按自己的习惯画得清爽，封装用商城现成的省事。

这里有个必须说三遍的判断依据：型号类似不等于封装相同。SOT-23 和 SOT-23-5、SOT-223 和 SOT-89，肉眼看上去是亲戚，脚数完全不同。有人把五脚器件的符号挂了 SOT-23 三脚的封装，打样回来两个引脚连焊盘都没有，只能用漆包线飞出来救场。判断依据永远是数据手册的封装图，不是商品标题里那串型号。

2.3 命名和归档：三个月后你还认得出的那种

命名规则不需要多优雅，但必须一致。我用的是一套很土的前缀：

这套规则的价值不在于好看，在于你搜“100N”能把所有 0.1uF 找出来，搜“PKG_SOT23-5”能确认这个封装到底被几个元件挂过。

除了命名，每个项目根目录我还固定放一个readme.txt，就记三件事：这个项目里哪些封装是自己画的、每个自建封装的尺寸依据来自哪份手册的第几页、哪个元件是从哪抄的封装。三个月后回来改板，这个文件比你的记忆管用得多，尤其在你同时并行三四个项目的时候。

最后一条习惯：整个工程目录定期打包。不要只备份原理图，也不要指望云端自动同步——库文件没跟上，同步出来的就是一个空壳工程。

3. 抄板的实际路径：从拆模块到出图自检的九个动作

抄板这个词听起来不高级，但它是最有效的入门训练方式。原理图给你了，你照着连一遍，能学会元件怎么摆、网络怎么命名、模块怎么分区。但抄板抄错了比不抄更浪费时间，因为错误的原理图会一路带到 PCB 阶段，最后在打样回来的板子上才暴露。这一章讲我自己的抄板流程。

3.1 先拆模块，再放元件

拿到参考原理图，第一件事不是打开画布放元件，是先拆模块。我一般用草稿纸或者一个纯文本文件写：电源输入、保护、稳压、主控、接口、指示灯、调试口、下载口。每个模块大概几个器件、模块之间哪几根信号要跨区走，心里有数之后才动手。

为什么要拆？因为抄板最容易出的错是“漏”。整张图放在一起看，几十个器件密密麻麻，漏一个电阻你根本发现不了；拆成模块之后，每个模块就七八个器件，少一个一眼就能看出来。

放元件的顺序是：连接器 → 主控 → 外围芯片 → 阻容。理由很实际：连接器的位置往往由结构决定，是“死”的，先放；主控的位置决定大部分走线的长短，第二个放；外围芯片跟着主控靠；阻容最后摆，它们是可以挪的。反过来先摆阻容再找位置放连接器，你会发现自己一直在挪东西。

3.2 用网络标签连线，别拉长线

新手最喜欢干的事是用导线把两个相距很远的引脚直接连起来，图上一条线横跨整个画布。这在只有二十个器件的板子上还能忍，到五十个器件就彻底失控了。

正确做法是网络标签（net label）。规则有三条：名字要有语义、全局唯一、不手打。我常用的命名模板是VCC_5V、VCC_3V3、GND、UART_TX、UART_RX、LED_STAT、EN_3V3。语义化带来一个直接好处：转 PCB 之后，飞线是按网络走的，你点开网络列表看到UART_TX就知道这根线是从主控到排针，看到NetC1_1就只能现场推理。

电源网络要单独规划，不要所有 3.3V 都叫 VCC。模拟部分叫VCC_3V3_A，数字部分叫VCC_3V3_D，中间用磁珠或者 0 欧电阻连接。这一步在原理图阶段多加两个标签，后面铺铜分割、检查电源完整性的时候能省下大把时间；反过来，如果全叫 VCC，等发现要分割的时候，改标签、改走线、重新 DRC，一整套重来。

提示：网络标签拼写错误是原理图阶段最高频的错误，UART_TX和UART_TX1在屏幕上几乎是双胞胎。建议全部用复制粘贴加改后缀的方式命名，不要手打。

3.3 折线分区和文字说明，给自己也给别人

分区我用折线：放置 → 折线（有的版本在“图形”菜单里），把每个模块框起来，设置线宽和颜色，不同模块用不同颜色。这件事花不了五分钟，收益却很大。

三个好处：抄板时不容易漏，因为每个框里该有几个器件是确定的；改板时能三秒定位，不用在整张图里找；交接时不用解释，看图就知道这块是干什么的。

文字说明我只写三样，不写废话：模块功能、关键参数、注意事项。比如电源模块旁边写“输入 5V，输出 3.3V，最大 500mA，输入输出电容靠近芯片引脚放置”；分压电路旁边写“分压比 1/3，最大输入 12V”。这些字在调试的时候救过我好几次——板子不工作时，看一眼注释就知道是不是输入超了范围。

3.4 出图前自检：连线、引脚、阻容值三项

原理图画完，绝对不能直接转 PCB。我固定做一轮自检，按模块一个一个过，不看整体只看单个模块，这样注意力能集中。

第一项是连线。打开网络高亮，逐个网络点一遍，看它是不是连到了所有该连的引脚，有没有多连。判断依据是引脚数：一个接插件上的 TX 应该连到主控的 RX，两个引脚，如果这个网络高亮出来三个引脚，那一定是多连了。

第二项是引脚定义。对照数据手册的 pin 表逐条核，尤其注意 pin1 的位置。有的器件手册里 pin1 在左下角，有的在左上角，画符号时按习惯来，但必须和数据手册一致。这一步偷懒，PCB 上就是整块芯片焊反。

第三项是阻容值。逐个念出数值和单位：10k欧、100n法、10u法。这类错误肉眼极难发现——10k和10R在屏幕上就差一个字符，但一个是上拉电阻，一个是限流电阻，效果天差地别。

最后一行容易被忽略：使能脚、复位脚、多余的 IO，要么接固定电平，要么加明确标注的悬空说明，不能就这么放着。悬空的使能脚是“板子时好时坏”的经典元凶。

4. 从原理图到 PCB：先读懂 DRC 在骂什么

转 PCB 之后第一波冲击就是 DRC 报错，一片红。很多人第一反应是关掉规则，这是最容易后悔的操作。这一章讲怎么读规则、怎么改，以及打样前那道守住良率的关。

4.1 那条 7.8mil 的报错到底在说什么

典型报错长得像这样：1 到对象 2 距离为 7.8mil，应该 >= 10mil。翻译成人话就是：设计规则里设了最小间距 10mil，你这里两个对象之间只留了 7.8mil。

这句话不是让你去把规则改成 7.8，而是让你判断三个方向：

第一个方向是挪位置。如果空间够，直接把器件或者走线挪开，让间距满足要求。这是首选，因为不引入任何例外。

第二个方向是改规则。如果这个位置本来就该近——比如芯片引脚之间的出线，物理上就不可能有 10mil——那就针对性地调松规则，或者在规则里给特定网络、特定器件设例外。改规则改的是全局默认值，设例外改的是单点，后者更可控。

第三个方向是改封装。如果封装本身焊盘间距就小于规则，说明规则和封装不匹配，这时候应该改规则，而不是去改一个能用的封装。

为什么要懂 10mil 这个数怎么来的？因为规则是给人看的，不是给板厂看的。常规双面板打样，6/6mil 的线宽线距是大部分厂家的能力范围，8-10mil 更稳，良率高、价格也不会跳档。我自己的设置是：默认间距 8mil，电源和时钟这类关键网络单独设 10-12mil 的线宽，走线宽度按电流估（1A 大约 20-30mil，具体看铜厚）。

至于那些默认规则里自带的丝印压焊盘、焊盘重叠、未连接网络、线宽不足，各自的处理方式完全不同：

注意：全局关闭 DRC 是最常见的翻车方式。板子回来短路、上电冒烟、功能时好时坏，最后花三天查线的原因，往往就是当初为了消红点把规则关了。

4.2 打样前的封装核对清单

原理图转 PCB 之后、导出生产文件之前，还有一道关：封装核对。这道关花的十分钟，等于省下了一次打样周期。

第一个是封装和型号的对应关系。尤其是自己建的封装，名字对不对、尺寸对不对、pad 数量和符号 pin 数是否一致。判断方法：在 PCB 里选中一个器件，看它的 pad 数量和原理图上符号的 pin 数量是不是相等。

第二个是极性。二极管的方向（阳极阴极别反）、电解电容的正负、IC 的 pin1 标记、LED 的正负。这些东西在原理图上不显示，在 PCB 上只体现为丝印的一小段线，最容易忽略。

第三个是连接器的 pin1 位置和方向。这是所有器件里最容易装反的，因为它往往是个对称的排针。判断依据是丝印上的 pin1 标记，或者方焊盘。同时要确认连接器是从正面插还是背面插，这决定了焊盘在哪一层。

第四个是丝印有没有压在焊盘上。丝印压在焊盘上，焊接时会被锡糊掉，位号就看不到了，维修的时候你会想念它的。

第五个是板框、安装孔位置和直径。安装孔直径要留余量，M3 的螺丝孔一般开 3.2mm，不要开成一个刚好 3mm 的圆。

方法上，我强烈建议用 3D 预览过一遍，比 2D 直观得多，器件高度冲突、连接器方向问题一眼就能看出来。然后再用测量工具量几个关键尺寸：连接器引脚间距、IC 本体宽度、两个安装孔之间的距离。

4.3 布局先于布线：先摆再连的顺序

新手常犯的错是画完原理图转过来就开始连线，结果连到一半发现器件摆的位置根本不对，全部推倒重来。正确顺序是先把该固定的固定，再布。

第一步固定件：连接器、按键、指示灯、安装孔。这些位置往往由结构或者外壳决定，改不了，先放。

第二步主控和关键芯片。它们的位置决定大部分走线的长短。

第三步阻容和外围。它们跟着主控走，去耦电容贴着芯片电源脚放，不要放在板子另一头。

第四步才是布线。布线顺序是：电源 → 关键信号（时钟、复位、差分） → 一般信号 → 地。地放最后处理，用铺铜或地平面，不要一开始就画地线，后面改起来会疯。

布局有三个判断依据：电源路径要短要宽，电流从输入连接器进入，经过保护和稳压到负载，这条路径越短越好；去耦电容要贴着芯片电源脚，距离远了等于没放；晶振和高速信号要远离电源和连接器，它们所在层的正下方不要走其他线。

抄板的时候特别提醒一句：不要一比一复制原板的布局。你的板子用在哪、外壳什么尺寸、接口朝哪个方向，这些和原板大概率不一样。先想清楚这些约束，再决定器件怎么摆。

5. 避坑记录：五个让我整板重来的操作

这一章是我自己踩过的坑，按“现象 → 原因 → 解决”记，都是花过时间或者花过打样费的。

5.1 库和引用相关的三个坑

坑一：删了库，但原理图还引用着

现象：打开工程，几个器件变成问号框，或者弹出“找不到元件”的提示。

原因：元件建在库里，库被删掉或改了名字，工程里还记着旧路径。工程记的是引用，不是副本。

解决：删元件之前先在工程里全局搜索有没有引用；改名一律走“另存为”生成新名字，旧元件保留一个版本周期再删；项目库固定在工程目录下，跟着工程一起打包。

坑二：只发了工程，没发库

现象：队友打开你的工程，元件全是空壳，封装全丢，一个都认不出来。

原因：工程文件和库文件存在两个不同的位置，发出去只带了其中一个。

解决：整个项目文件夹压缩成一个包发出去，不要单独发单个文件；或者在导出时选择包含库。这条规矩定死之后，我们组再没出现过“打开是空壳”的情况。

坑三：封装引脚映射错

现象：板子回来，芯片焊上去有一半引脚悬空，或者方向整个反了。

原因：符号的 pin 编号和封装的 pad 编号没对上。原理图看着完全正常，PCB 上连的根本不是同一个物理引脚。

解决：建元件时对着数据手册的 pin 表一个一个填编号，不用自动编号；建完之后做一次引脚对照——原理图上高亮 pin1，看 PCB 上是不是跳到封装的 pin1；再高亮 pin2，逐个验证。这个动作花两分钟，能省一次打样。

5.2 画图和出板相关的两个坑

坑四：网络标签手打

现象：DRC 报一堆未连接网络，飞线满屏，看着像原理图根本没连。

原因：VCC_3V3和VCC3V3、UART_TX和UART_TX1，在屏幕上几乎看不出差别，但工具认为它们是两个网络。

解决：命名统一模板，全部复制粘贴，不手打；画完之后打开网络列表按字母排序，找只有一两个引脚的孤立网络，孤立的网络基本都是错的。

坑五：为了消红点把 DRC 关了

现象：板子回来上电短路，或者某个功能死活不工作，查了两天才发现是两个网络的走线挨在一起。

原因：当初为了消报错，把 DRC 规则全局关了，或者把所有错误设成了忽略。

解决：只对确认没问题的单项设例外，每次例外写一句备注说明为什么可以忽略；每次改完板子重跑一遍全局 DRC，红点数量不归零不下班。这个习惯我坚持到现在，虽然有时候很烦，但确实再没出过短路。

6. 硬件电路思维怎么练：拿电阻分压和限幅开刀

软件层面的坑可以靠流程规避，硬件思维的坑只能靠一个个小电路攒。我从最简单的两个开始：电阻分压和限幅保护。

电阻分压的公式不复杂，Vout = Vin × R2 / (R1 + R2)。难的是选值：R1、R2 选大了，支路电流小，容易受干扰，ADC 采样会跳；选小了，功耗上去了，电池供电的板子扛不住。我的经验区间是分压支路电流控制在 0.1-1mA，给 ADC 采样的话，还要看采样保持电容和输入阻抗，必要时并在采样脚上加个小电容滤波。

下面这段脚本是我每次选分压电阻都跑的，把误差和支路电流一起列出来，省得手算：

# 从 12V 分压到 3.0V（ADC 量程上限 3.3V），在 E24 标准阻值里找组合 E24 = [1.0, 1.1, 1.2, 1.3, 1.5, 1.6, 1.8, 2.0, 2.2, 2.4, 2.7, 3.0, 3.3, 3.6, 3.9, 4.3, 4.7, 5.1, 5.6, 6.2, 6.8, 7.5, 8.2, 9.1] def decades(lo, hi): """把 E24 基数按十进位展开，只保留 lo~hi 区间内的阻值""" out, d = [], 1 while d <= 1e6: for v in E24: r = v * d if lo <= r <= hi: out.append(round(r, 2)) d *= 10 return out VIN, VOUT, TOL = 12.0, 3.0, 0.03 # 输入、目标输出、允许误差 3% R1s = decades(1e3, 1e5) # 上臂范围 1k~100k，可按需调 cands = [] for r1 in R1s: for r2 in R1s: vout = VIN * r2 / (r1 + r2) if abs(vout - VOUT) / VOUT <= TOL: i = VIN / (r1 + r2) # 支路电流，建议 0.1~1mA cands.append((abs(vout - VOUT), r1, r2, vout, i * 1000)) for err, r1, r2, vout, ima in sorted(cands)[:5]: print(f"R1={r1:>7} R2={r2:>7} Vout={vout:.3f}V 电流={ima:.3f}mA")

脚本里能改的就三个参数：VIN换成本项目的实际输入，VOUT换成目标电压，TOL换成你能接受的误差。decades的两个入参是阻值搜索范围，输入阻抗要求高就往上限抬，功耗要求严就往下限压。输出里第一列是绝对误差，最后一列是支路电流，两个都满意了再定值。

限幅电路的思路更直接：在 ADC 输入端串一个限流电阻，再用二极管把电压钳在 VCC 和 GND 之间。输入一旦超过 VCC 加一个正向压降，上二极管导通，把多余的能量泄到电源轨上；低于 GND 减一个压降，下二极管导通。选肖特基是因为压降小，钳位更准；串的电阻要算好，它决定了流过二极管的电流，别把二极管烧了。我一般按最大过压时的电流不超过二极管额定值的三分之一来选。

从那以后我每次开新项目，都强制先把库建完再画第一个符号；每次打样前，强迫自己用 3D 预览绕板子转一圈，再跑一遍全局 DRC。这两个动作加起来不到二十分钟，但帮我省下的打样费和返工时间，早就够买好几台示波器了。希望帮到你。

本文还有配套的精品资源，点击获取