简介：面向电源开发工程师与国产芯片应用学习者的技术文档，聚焦基于GD32F330微控制器实现三相四桥臂逆变电源的完整设计思路，帮助读者理解数字控制逆变系统的架构与关键实现。资源为单个PDF文件，压缩包约185KB，篇幅精炼，适合作为方案参考与设计对照材料。内容围绕系统结构展开，涵盖推挽升压DC/DC与三相四桥臂逆变器的数字控制方案，并给出10路PWM与15路AD采样的引脚分配表，便于直接对照硬件设计。控制策略部分说明DC/DC单电压环100kHz开关频率、逆变R/S/T三相电压外环加电流内环、N相开环及19.2kHz控制频率，还涉及软件锁相、串口通讯、Flash模拟EEPROM、电池管理与多重保护、在线升级等附加功能。已有534人学习，适合需要快速掌握国产MCU在逆变电源中引脚规划与控制框架的开发者参考。
1. 三相四桥臂逆变：为什么多出一根桥臂，就能带住不平衡负载
三相三桥臂逆变器带三相对称负载时一切正常，一旦某相接了大功率单相负载，中性点电位立刻漂移，另外两相电压跟着塌陷或过冲。这不是控制参数没调好，而是拓扑本身缺了一条零序电流的通路。三相四桥臂的做法是给中性点单独加一根桥臂，让零序电流有地方流，从而把三相电压各自钉在给定值上。这个机制在国产芯片方案里尤其值得搞懂：一颗 GD32F330RBT6 要同时扛住 DC/DC 升压、四桥臂逆变、15 路采样、软件锁相和电池管理，资源怎么分配、时序怎么排，直接决定这套电源能不能稳定跑起来。下面从系统结构一路拆到定时器和 ADC 的底层配置，把「为什么这么设计」讲透。
2. 系统结构：推挽升压加四桥臂逆变，为什么控制全压在数字域
这套电源的输入是三相四线市电，正常时经充电电路给电池充电；停电后电池经推挽升压变换器抬到母线电压，再由三相四桥臂逆变器输出三相交流。整条链路里，DC/DC 和逆变器都采用数字控制，模拟环路只保留必要的驱动和采样调理。这个选择背后有很实际的动机：四桥臂逆变需要四组互补 PWM、三路电压外环加电流内环、软件锁相和一堆保护逻辑，用模拟电路搭出来元件数量和调试成本都失控，而一颗带高级定时器的 MCU 能把这些全部收进软件，改控制参数不用动烙铁。
2.1 推挽升压为什么适合电池侧
推挽拓扑在低压大电流输入场合很常见，原因不玄学：电池侧电压低，原边电流大，推挽只用两个开关管就能把能量交替送到变压器原边，副边整流后得到高压母线，驱动逻辑简单，两个 PWM 互补带死区即可。系统里 DC/DC 用单电压环，把电池电压升到母线电压，开关频率 100kHz。单环而不是双环，是因为这里的目标只是维持母线电压稳定，负载扰动最终由后级逆变器承担，DC/DC 不需要参与均流或功率分配，环路越简单越不容易在电池电压宽范围变化时翻车。
2.2 四桥臂逆变器的控制分工
R、S、T 三相各用一套独立的电压外环加电流内环，N 相开环。这个不对称设计是四桥臂方案的典型取舍：三相输出要精确稳压，所以每相都要闭环；中性桥臂的作用是提供零序通路、抑制中点漂移，它的占空比由三相的共模分量推导出来，不需要单独闭环。控制频率和开关频率都是 19.2kHz，意味着每个 PWM 周期内要完成采样、锁相、三路双环计算和 PWM 更新，这对 72MHz 级别的内核是实打实的压力，后面讲时序时会看到为什么这个数字选得这么紧。
2.3 一颗芯片承担的全部职责
GD32F330RBT6 除了采样和控制算法，还要跑串口通讯、内部 Flash 模拟 EEPROM、充电与电池管理（未接检测、容量检测、电量计算、低压保护、过充保护、充电器故障检测）、逆变输出的过欠压/过流/短路/过温保护、串口在线升级和系统逻辑时序。把这些功能塞进一颗芯片，本质是用软件换 BOM 成本和板面积，代价是 CPU 时间和 Flash 寿命都成了需要精打细算的资源。常见的实现思路是把慢速任务放进主循环按节拍调度，快速环路全部压在定时器中断里，中断里只做确定性的计算，不做阻塞等待。
3. PWM 与 ADC 资源分配：10 路驱动和 15 路采样怎么落到引脚上
数字控制的第一道约束不是算法，是外设够不够用。系统需要 1 组 DC/DC 驱动加 4 组逆变驱动，共 10 路 PWM；采样要 15 个通道。引脚分配表看起来只是对照关系，实际上每一行都对应定时器通道、互补输出和死区配置的硬约束，选错了引脚，互补死区就配不出来。
3.1 定时器通道与互补输出的映射
PWM 分配如下：DC/DC 两路用 PC6、PC7 对应 TIMER2_CH0、CH1；R 相高侧 PA8 用 TIMER0_CH0，低侧 PB13 用 TIMER0_CH0_ON；S 相 PA9 配 TIMER0_CH1，低侧 PB14 用 TIMER0_CH1_ON；T 相 PA10 配 TIMER0_CH2，低侧 PB15 用 TIMER0_CH2_ON；N 相高侧 PB8 用 TIMER15_CH0，低侧用 TIMER15_CH0_ON。
这里的关键是_ON后缀那几路：它们是高级定时器的互补输出通道，硬件自动插入死区，不需要软件去翻转两个引脚。R、S、T 三相共用 TIMER0 的三个通道，天然同步，三相同一时刻更新占空比，避免相间错拍引入额外谐波。N 相单独用 TIMER15，是因为它的占空比由共模分量算出，更新节奏可以和三相一致但不必占用 TIMER0 的通道资源。
/* 以 TIMER0 为例：中心对齐 + 互补输出 + 死区，三相共用同一计数器 */ timer_parameter_struct tp; timer_oc_parameter_struct oc; tp.prescaler = 0; /* 72MHz 直接计数，靠 period 定频 */ tp.alignedmode = TIMER_COUNTER_CENTER_ALIGNED; /* 中心对齐，谐波更友好 */ tp.period = 1875; /* 72MHz / (2*1875) ≈ 19.2kHz */ tp.clockdivision = TIMER_CKDIV_DIV1; tp.repetitioncounter = 0; timer_init(TIMER0, &tp); oc.outputstate = TIMER_CCX_ENABLE; oc.outputnstate = TIMER_CCXN_ENABLE; /* 互补通道使能 */ oc.ocpolarity = TIMER_OC_POLARITY_HIGH; oc.ocnpolarity = TIMER_OCN_POLARITY_HIGH; oc.ocidlestate = TIMER_OC_IDLE_STATE_LOW; oc.ocnidlestate = TIMER_OCN_IDLE_STATE_LOW; timer_channel_output_config(TIMER0, TIMER_CH_0, &oc); timer_channel_output_config(TIMER0, TIMER_CH_1, &oc); timer_channel_output_config(TIMER0, TIMER_CH_2, &oc); /* 死区时间按功率管关断时间留裕量，这里取约 1us */ timer_channel_output_deadtime_config(TIMER0, 72); timer_channel_output_mode_config(TIMER0, TIMER_CH_0, TIMER_OC_MODE_PWM0); timer_channel_output_mode_config(TIMER0, TIMER_CH_1, TIMER_OC_MODE_PWM0); timer_channel_output_mode_config(TIMER0, TIMER_CH_2, TIMER_OC_MODE_PWM0);这段配置里，period = 1875配合中心对齐计数，实际开关频率是 72MHz 除以两倍周期，落在 19.2kHz 附近，和系统标称值一致。中心对齐而不是边沿对齐，是因为逆变输出对谐波分布敏感，中心对齐让 PWM 脉冲在周期内对称，等效采样点更接近电感电流的平均值，电流环采样噪声更小。死区值 72 个计数对应约 1 微秒，取值依据是功率管关断时间和驱动延迟之和再留裕量，死区太小会直通，太大则低侧有效占空比被压缩、输出电压失真，这个参数只能按实际管子调，没有通用值。
3.2 15 路 ADC 采样的通道规划
采样清单是：PA0 到 PA2 为 R/S/T 相输出电压，PA3 到 PA5 为 R/S/T 相电感电流，PA6、PA7、PB0 为三相市电电压，PB1 母线电压，PC0 电池电压，PC1 充电电流，PC2 散热器温度，PC4、PC5 两个参数通道。
从控制角度看，这 15 路分三档优先级：三相输出电压和电感电流是内环输入，必须在每个 PWM 周期内采到并且和 PWM 更新对齐；母线电压、电池电压、充电电流是较慢的环路和保护输入，可以几个周期采一次；散热器温度和参数通道是慢变量，主循环里轮询即可。常见的实现思路是用 ADC 的规则组配合定时器触发，把快通道排在序列前面，用 DMA 搬运，避免中断里逐通道读结果。
/* 规则组序列：快通道在前，定时器触发，DMA 搬结果 */ adc_channel_config(ADC0, ADC_CHANNEL_0, ADC_SAMPLETIME_55POINT5); /* R 相电压 */ adc_channel_config(ADC0, ADC_CHANNEL_3, ADC_SAMPLETIME_55POINT5); /* R 相电流 */ /* ... 依次配置 S、T 相电压电流 ... */ adc_channel_config(ADC0, ADC_CHANNEL_8, ADC_SAMPLETIME_239POINT5); /* 母线电压，慢通道长采样 */ adc_external_trigger_config(ADC0, ADC_INSERTED_CHANNEL, EXTERNAL_TRIGGER_DISABLE); adc_external_trigger_config(ADC0, ADC_ROUTINE_CHANNEL, EXTERNAL_TRIGGER_RISING); adc_external_trigger_source_config(ADC0, ADC_ROUTINE_CHANNEL, ADC_EXTTRIG_ROUTINE_TIMER0_CH0); adc_dma_mode_enable(ADC0);触发源选 TIMER0_CH0，是为了让采样点和 PWM 周期硬同步：中心对齐模式下计数器过零或到峰值时触发，采到的正好是电感电流纹波的中点附近，避开开关瞬间的尖峰。慢通道给更长的采样时间，是因为母线电压经过分压后源阻抗高，采样窗口太短会采不准，这种细节在调试时表现为「电压显示总是偏低一点」，很容易被误判成校准系数问题。
4. 控制环路与软件锁相：19.2kHz 中断里到底跑了什么
控制频率和开关频率同为 19.2kHz，意味着每个 PWM 周期触发一次中断，中断里要完成 ADC 结果读取、市电锁相、三路电压外环、三路电流内环、N 相占空比合成和 PWM 寄存器更新。这个节拍下，单次中断的预算大约 52 微秒，扣掉采样和寄存器操作，留给浮点或定点运算的时间非常有限，所以算法结构必须围绕「确定性」来设计。
4.1 电压外环加电流内环的分层逻辑
每相的控制结构是电压外环套电流内环：外环拿输出电压和给定值比较，输出作为内环电流给定；内环拿电感电流反馈，输出占空比。外环带宽低、内环带宽高，这样负载突变时内环先顶住电流，外环再慢慢把电压拉回。三相互相独立，但共用同一个 PWM 计数器，所以三相占空比必须在同一个中断里一起算完、一起写进比较寄存器，否则相间会出现一拍错位，带不平衡负载时中点漂移会更明显。
N 相开环的占空比不是随便给的，常见做法是由三相占空比的共模分量推导：把三相调制波相加取反或取平均，得到中性桥臂的调制信号。这样零序电流有了可控通路，三相电压才能各自独立稳压。开环不等于不重要，N 相占空比算错，四桥臂就退化成三桥臂加一根乱动的腿。
4.2 软件锁相为什么用 CMSIS 正余弦
市电检测用软件锁相，实现上依赖 CMSIS 库里的正余弦函数。锁相的基本思路是构造一个和电网同频同相的参考角，用采样到的市电电压和参考信号的相位误差去调整角频率，形成闭环。每步都要算 sin 和 cos，如果用查表，精度和表长矛盾；如果用运行时库的三角函数，周期不可预测。CMSIS 的定点正余弦函数在 Cortex-M4 上有指令级优化，执行时间相对确定，适合放在 19.2kHz 的中断节拍里。
/* 简化示意：用 q15 正余弦做鉴相，误差送 PI 调角频率 */ q15_t sin_ref, cos_ref; q15_t v_grid = adc_to_q15(grid_sample); /* 市电采样归一化 */ arm_sin_cos_q15(&phase_angle, &sin_ref, &cos_ref); q15_t phase_err = mult_q15(v_grid, cos_ref); /* 与参考正交分量相乘得相位误差 */ omega += pi_regulator(&pll_pi, phase_err); /* 调角频率 */ phase_angle += omega; /* 积分得参考角 */鉴相用采样值和参考的余弦分量相乘，是因为当两者同相时乘积的直流分量过零，偏离时产生正负误差，PI 调节器把这个误差压到零，角频率就锁上了。这里有个容易忽略的点：市电采样本身有 ADC 噪声和电网谐波，鉴相前通常要做一阶低通或滑动平均，否则锁相输出会抖，表现为逆变切换时相位跳变。
4.3 中断时序与主循环的分工
19.2kHz 中断只做确定性的事：读 DMA 结果、跑锁相、跑三个双环、算 N 相占空比、更新比较寄存器、清中断标志。串口协议解析、Flash 模拟 EEPROM 写入、电池容量计算、在线升级握手全部放主循环，按不同节拍调度。这样做的原因是 Flash 写入和串口等待都是毫秒级甚至更长的操作，一旦进了快速中断，控制环路直接错过好几个周期，输出波形立刻畸变。血泪经验是：任何带等待循环的函数都不许出现在控制中断的调用链里，包括某些库函数的阻塞式实现。
5. 避坑与排查：这套方案最容易翻车的几个地方
5.1 互补死区配了但输出还是直通
现象：上电瞬间功率管发热严重，示波器看高低侧驱动有重叠。原因：死区配置只对互补通道生效，如果某一路低侧误配成普通输出通道而不是_ON互补通道，硬件死区根本不参与。解决：逐路核对定时器通道模式，确认低侧走的是互补输出且outputnstate使能，再用示波器实测死区时间，不要只看寄存器值。
5.2 ADC 采样值和实际电压对不上
现象：三相输出电压显示偏低，且随负载变化。原因：快通道采样时间太短，前级调理电路源阻抗高，采样电容没充到位；或者触发点和开关瞬间重叠，采到了尖峰。解决：给电压通道加长采样时间，触发源改到计数器过零点附近，必要时在调理输出加小电容缓冲，然后重新标定系数。
5.3 带单相重载时另外两相电压塌陷
现象：某相接大负载，其余两相电压明显跌落。原因：N 相占空比没有正确跟随共模分量，零序电流没有通路，中点电位漂移。解决：检查 N 相调制波是否由三相占空比实时合成，确认 N 相 PWM 更新和三相在同一个中断里完成，别让 N 相用了上一周期的旧值。
5.4 Flash 模拟 EEPROM 写多了导致参数丢失
现象：运行一段时间后参数区数据异常，甚至程序跑飞。原因：在中断或高频任务里写 Flash，擦写期间 CPU 取指停顿，控制中断被拖长；或者擦写次数超出寿命。解决：参数写入只在主循环低优先级任务里做，写前关掉不必要的中断，做磨损均衡和写前校验，关键参数双备份。
5.5 在线升级后程序不启动
现象：串口升级完成，复位后停在启动区。原因：跳转前没关干净外设中断，或者向量表偏移没重设。解决：跳转前关全局中断、复位外设，确认应用区向量表地址和链接脚本一致，升级协议里加校验和回滚标志。
6. 设计取舍：一颗芯片扛完整套电源，边界在哪里
这套方案最值得琢磨的不是某个算法，而是资源边界上的取舍。19.2kHz 的控制频率对四桥臂逆变是够用的，但它把 CPU 时间切成了 52 微秒的碎片，任何非确定性操作都会被放大成波形问题；单电压环的 DC/DC 简单可靠，代价是母线电压的动态响应全靠逆变侧兜底；N 相开环省了一路闭环计算，换来的是对共模合成算法正确性的强依赖。这些选择单独看都合理，叠在一起就要求开发者对「什么能进中断、什么只能进主循环」有非常清晰的纪律。
验证这套设计是否真的稳，我一般会按三个层次走：先用示波器看三相加 N 相的驱动时序和死区，确认硬件层没错拍；再带不平衡负载看三相电压的稳态误差和恢复时间，确认零序通路有效；最后做市电切换和短路保护测试，看锁相和保护的响应是否在预期节拍内。表格里这几个观测点比任何仿真都直接：
| 观测点 | 正常表现 | 异常指向 |
|---|---|---|
| 四相驱动死区 | 高低侧无重叠，死区约 1us | 通道模式配错 |
| 不平衡负载三相电压 | 偏差在设定范围内 | N 相共模合成错误 |
| 市电切换相位 | 无明显跳变 | 锁相滤波不足 |
| 短路保护动作时间 | 在设定周期数内关断 | 保护逻辑在慢任务里 |
从那以后我每次做这类多环数字电源，都强制先把中断预算算一遍，把每个函数的执行周期标出来，再决定哪些逻辑放主循环。资源紧的时候，省下来的那点 BOM 成本，往往会在调试阶段以另一种方式还回去。希望帮到你。
本文还有配套的精品资源，点击获取
