共射放大电路频率特性：密勒效应、深负反馈与仿真实测差异

简介：《北邮模电实验五 共射放大电路的频率特性与深负反馈的影响》是一份面向电子信息类本科生及模电实验学习者的实验报告文档，围绕共射放大电路中频增益、上限截频与下限截频的仿真、计算和实测对比展开，并延伸分析深负反馈对增益和通频带的影响。压缩包仅含1个docx文件，约4.69MB，便于直接查阅和二次整理。文件内给出实验目的、设备器件清单、100pF与0.01μF两种电容条件下的波特图标定表格、仿真与AD2实测数据、深负反馈前后指标对比，以及C4作用和Multisim晶体管模型参数修改附录，可作为实验报告撰写、数据核对和频响分析的参考。已有275人学习，适合需要理清实验流程、对照仿真测试差异并完成结果分析的学生使用。

1. 仿真报1.689MHz，实测只到881.64kHz：差的那一倍去哪了

共射放大电路的频率特性测试里，有个反复出现的现象：Multisim 仿真给出的上限截频是 1.689MHz，用 AD2 网络分析仪实测只有 881.64kHz，差了将近一倍。中频增益和下限截频倒是对得上——计算 23.251dB、仿真 23.103dB、测试 23.167dB，三者非常接近。唯独上限截频，仿真总是比实测高出一大截。这不是测量误差，也不是仿真软件"不准"，而是高频端存在一组在仿真模型里被简化掉的寄生参数，它们在面包板、探头和连接线上真实存在，把高频响应往下拉了。理解这个差异，需要先搞清三件事：中频增益为什么稳定、下限截频由什么决定、上限截频又被什么控制。这三个问题分别对着耦合电容、旁路电容和密勒电容的作用机制，也是判断深负反馈到底改善了什么的前提。接下来按这三个极点逐一拆开看。

2. 中频增益与下限截频：低频端为什么稳得住又掉得下来

中频增益在计算、仿真、测试三种手段下都能锁定在 23dB 附近，误差不到 0.15dB，这不是巧合。它说明在中频区段，电路里所有电容的影响都可以被忽略——耦合电容容抗足够小，视为短路；旁路电容容抗足够小，视为短路；C4 容抗足够大，视为开路。此时放大电路退化成纯电阻网络，增益只由晶体管跨导和负载电阻决定，任何仪器测出来的都是同一个值。但要理解低频端会发生什么，得先知道这几个电容各自负责哪个频段。

2.1 中频区的等效电路与增益锁定

中频增益的估算公式在教材里通常写作 Av = -β·Rc' / Rbe，其中 Rc' 是集电极电阻与负载电阻的并联值，Rbe 是晶体管的输入电阻。把实验数据代进去：计算值 23.251dB，换算成线性倍数约 14.5 倍；仿真 23.103dB 约 14.3 倍；测试 23.167dB 约 14.4 倍。三者差异在 1% 以内，说明在 1kHz 到 100kHz 这个中频窗口里，晶体管的小信号模型和实际器件的偏差很小，面包板上的寄生参数也还没开始捣乱。

提示：中频增益的"中频"不是一个固定频段，而是相对于上下限截频定义的。只要信号频率落在下限截频的 10 倍和上限截频的 1/10 之间，电容的容抗要么小到可以短路，要么大到可以开路，增益就落在平坦区。

这个平坦区的存在，本质上是电容阻抗随频率变化的必然结果。耦合电容 C1（10μF）和 C2（10μF）在低频时容抗很大，信号被挡在门外；频率升高后容抗下降，信号顺利通过。旁路电容 C3（100μF）并联在发射极电阻上，低频时容抗大，交流负反馈强，增益低；高频时容抗小，发射极交流接地，增益高。这三只电容的转折频率如果拉开足够距离，中间就会形成一段增益不随频率变化的平台。

2.2 下限截频的三个极点来源与主极点判断

下限截频由三个 RC 时间常数共同决定：输入耦合电容 C1 与输入电阻 Ri 形成第一个极点，输出耦合电容 C2 与输出电阻 Ro 形成第二个极点，发射极旁路电容 C3 与发射极电阻 Re 形成第三个极点。每个极点对应一个转折频率 f = 1/(2πRC)，三个转折频率中最高的那个通常主导整体的下限截频，因为信号经过它时衰减最晚发生。

实验数据里，C4 从 100pF 变到 0.01μF，下限截频几乎不动——仿真从 31.192Hz 变到 30.579Hz，测试从 33.686Hz 变到 32.654Hz。这个现象验证了 C4 不属于低频端的决定因素：C4 跨接在基极和集电极之间，低频时容抗高达兆欧级，相当于开路，对耦合电容和旁路电容的行为没有影响。下限截频的微小波动来自器件参数的离散性，不是 C4 的贡献。

真正决定下限截频的是 C1、C2、C3 与对应电阻的乘积。以测试数据为例，浅负反馈下下限截频在 33Hz 左右，换算成时间常数约 4.8ms。如果输入电阻约 1kΩ 量级，C1 取 10μF，时间常数就是 10ms，转折频率约 16Hz；输出端 C2 取 10μF，负载 10kΩ，时间常数 100ms，转折频率约 1.6Hz；旁路电容 C3 取 100μF，发射极电阻几十欧量级，时间常数几毫秒，转折频率在几十赫兹。三者叠加后，33Hz 这个测试值落在合理区间内。

注意：下限截频的测试值总比仿真值略高几赫兹，原因是实际电容的容值偏差和等效串联电阻（ESR）在低频端引入了额外损耗。10μF 电解电容的容值偏差通常在 ±20% 以内，ESR 在几欧到几十欧之间，足以让转折频率偏移 2 到 5Hz。

2.3 深负反馈把下限截频从 33Hz 拉到 5Hz 的机制

把发射极电阻 R3 和 R4 对调位置，静态工作点不变，但交流负反馈深度变了。浅负反馈时，未旁路的发射极电阻较小，反馈系数低，增益高；深负反馈时，未旁路的电阻变大，反馈系数升高，增益被压低。测试数据显示，100pF 条件下中频增益从 23.167dB 降到 9.4744dB，线性倍数从约 14.4 倍降到约 2.98 倍，降幅接近 5 倍。与此同时，下限截频从 33.686Hz 降到 5.8932Hz，改善约 5.7 倍。

这个改善的机制在输入端的极点。串联负反馈增大输入电阻 Ri，输入耦合电容 C1 与 Ri 的时间常数 τ = C1·Ri 随之增大，对应的转折频率 f = 1/(2πτ) 下降。如果输入端的极点是三个极点中频率最高的那个（主导极点），那么它的下移会直接拉低整体的下限截频。深负反馈把 Ri 抬高约 5 倍，C1 不变，时间常数扩大 5 倍，转折频率压缩到原来的 1/5，刚好对应 33.686Hz 到 5.8932Hz 的变化。

输出端的极点方向相反：负反馈减小输出电阻 Ro，C2 与 Ro 的时间常数减小，转折频率升高。但这个极点本来就在几赫兹量级，不是主导极点，它的变化对整体下限截频的影响被输入端极点的下移掩盖了。旁路电容 C3 的极点基本不受 R3、R4 对调的影响，因为 C3 仍然并联在原来的发射极电阻组合上，交流通路没有本质变化。

这里有个容易被忽略的细节：深负反馈改善下限截频的代价是增益大幅下降。增益从 14.4 倍降到 2.98 倍，换来的下限截频改善是 5.7 倍，两者大致对等。这引出一个更根本的问题——负反馈到底是在"改善"频率特性，还是在"交换"增益和带宽？答案取决于你站在哪个端点看。低频端，负反馈用增益换下限截频；高频端，情况要复杂得多，因为 C4 的密勒效应开始介入。

3. 上限截频：C4 的密勒效应如何把高频增益拽下来

上限截频的实验数据有个刺眼的反差：C4 取 100pF 时，仿真上限截频 1.689MHz，实测 881.64kHz；C4 取 0.01μF 时，仿真 17.936kHz，实测 12.419kHz。C4 增大 100 倍，上限截频下降到原来的约 1/94（仿真）和 1/71（实测），接近反比关系。这个反比关系的背后是密勒效应：跨接在基极和集电极之间的电容，等效到输入端会被放大 (1+|Av|) 倍。100pF 的 C4 在中频增益 14 倍时，等效输入电容约 1.5nF；换成 0.01μF，等效输入电容约 150nF。输入电阻与这个等效电容形成的高频极点，就是上限截频的主要决定因素。

3.1 密勒电容的等效过程与上限截频估算

密勒定理的描述很直接：一个阻抗 Z 跨接在增益为 -A 的反相放大器输入端和输出端之间，等效到输入端的阻抗是 Z/(1+A)，等效到输出端的阻抗是 Z·A/(1+A)。对于电容 C，等效到输入端的电容是 C·(1+A)。共射放大器的基极-集电极电容 C4 正好跨在这个位置上，中频增益 |Av| ≈ 14 时，等效输入电容 C_M = C4·(1+14) = 15·C4。

C4 = 100pF 时，C_M ≈ 1.5nF。输入电阻 Ri 由偏置电阻 R1（24kΩ）、R2（10kΩ）和晶体管输入电阻 Rbe 并联决定，量级在 1kΩ 左右。高频极点 f_H = 1/(2π·Ri·C_M) ≈ 1/(2π·1kΩ·1.5nF) ≈ 106kHz。这个估算值比仿真的 1.689MHz 低了一个数量级，说明 Ri 的实际值比 1kΩ 大，或者 C_M 不是唯一的高频电容。把 Ri 取 10kΩ 量级、C_M 取 1.5nF，f_H 约 10.6kHz，仍然对不上。实际的上限截频还受晶体管特征频率 fT、输出端负载电容和反馈网络的影响，密勒电容只是其中一项。

但趋势是对的：C4 从 100pF 增大到 0.01μF，C_M 从 1.5nF 增大到 150nF，增大 100 倍，上限截频应该下降到 1/100。仿真数据从 1.689MHz 到 17.936kHz，比值约 94，接近 100，说明在这个电路里密勒电容确实是上限截频的主导因素。

3.2 C4 取值变化对通频带的影响

通频带 BW = f_H - f_L。浅负反馈 100pF 时，f_H ≈ 1.689MHz，f_L ≈ 31Hz，BW ≈ 1.689MHz；换成 0.01μF，f_H ≈ 17.936kHz，f_L ≈ 30.6Hz，BW ≈ 17.9kHz。通频带缩小了约 94 倍，几乎完全由上限截频的下降贡献，下限截频的变化可以忽略。

这个结果对电路设计有直接含义：如果 C4 是晶体管内部的寄生电容（比如结电容），设计者无法直接改变它，只能通过降低增益或者采用共基、共集组态来削弱密勒效应。实验里把 C4 做成外部可换的电容，是为了放大这个效应，让测量数据能清晰地展示密勒电容与上限截频的反比关系。实际电路中，2N5551 的集电结电容在几皮法量级，密勒效应远没有 100pF 这么夸张，但机制是一样的。

提示：密勒效应不只出现在共射电路。任何反相放大器，只要输入端和输出端之间存在阻抗，就会产生密勒等效。运算放大器的输入电容、射频放大器的反馈电容，分析思路完全相同。

3.3 仿真与实测上限截频差异的信号链分析

仿真的上限截频总是高于实测，100pF 时高 1.9 倍，0.01μF 时高 1.44 倍。差异来源不在仿真模型本身——晶体管模型参数已经按附录表格修改过，IS、BF、VAF、IKF、ISE 都调整到接近理想化的值，基区调宽效应和大电流 β 下降被显式忽略。差异来自仿真模型里没有的寄生参数：

第一，面包板的插孔之间和相邻行之间存在 2 到 5pF 的分布电容，连接线的电感在几十纳亨量级。这些参数在高频端形成额外的低通滤波，把上限截频往下拉。

第二，AD2 的探头有 10 到 15pF 的输入电容，接在输出端时与输出电阻形成一个新的极点。仿真里没有探头模型，实测时探头电容直接并联在负载上。

第三，实际晶体管的集电结电容和发射结电容与模型参数有偏差。修改后的模型把 VAF 设为 1e30、IKF 设为 1e30、ISE 设为 0，消除了二阶效应，但也让仿真结果偏离了真实器件的频率行为。真实器件的结电容随偏置电压变化，模型无法完全复现。

第四，面包板上的接地回路不理想。高频时地线电感产生共模干扰，等效于在信号路径上串了一个小电感，进一步压缩带宽。

这四条因素叠加，实测上限截频只有仿真的 52% 到 69%，逻辑上是自洽的。要缩小这个差距，需要改用 PCB 焊接、缩短探头地线、在仿真里显式加入探头电容和面包板寄生参数。但实验的目的不是消除差异，而是理解差异的来源——这正是频率特性分析里"仿真和实测为什么对不上"的标准答案。

4. 深负反馈：增益降了 14dB，上限截频为什么只涨了一点

深负反馈的数据放在一起看，有一个不太符合直觉的地方：增益从 23.167dB 降到 9.4744dB，降了约 13.7dB，线性倍数从 14.4 倍降到 2.98 倍，降幅约 4.8 倍。按"增益带宽积恒定"的简单推论，上限截频应该涨 4.8 倍，从 881.64kHz 涨到 4.2MHz 左右。但实测只从 881.64kHz 涨到 1.0075MHz，涨幅 14%；仿真从 1.689MHz 涨到 1.796MHz，涨幅 6%。0.01μF 的条件下，仿真上限截频甚至从 17.936kHz 略微降到 16.988kHz。增益带宽积并不守恒，这背后的机制值得拆开看。

4.1 R3、R4 对调后的反馈系数与增益压缩

发射极电阻 R3 和 R4 对调，静态工作点不变，因为直流路径上的总电阻没变。交流路径上，旁路电容 C3 只旁路其中一部分电阻，未旁路的部分决定交流反馈深度。浅负反馈时，未旁路的电阻较小，反馈系数 F 低，闭环增益 A_f ≈ A/(1+AF) 接近开环增益；深负反馈时，未旁路的电阻变大，F 升高，闭环增益被压到开环增益的 1/(1+AF)。

从 14.4 倍降到 2.98 倍，1+AF ≈ 4.8，AF ≈ 3.8。反馈系数 F 大约从浅负反馈时的 0.2 左右升到深负反馈时的 0.6 左右（具体值取决于 R3、R4 的实际阻值和旁路电容的连接方式，实验指导书没有给出精确阻值，这里只能按增益压缩比例反推量级）。反馈深度增加了约 3 倍，增益压缩了约 4.8 倍，数量级是吻合的。

注意：深度负反馈的"深"是相对概念，没有绝对阈值。工程上通常把 1+AF > 10 称为深度负反馈，本实验的 1+AF ≈ 4.8 属于中等深度的反馈，还没到"虚短虚断"近似完全成立的程度。这也是为什么计算增益 9.256dB 和仿真 9.233dB、测试 9.4744dB 之间还有 0.2dB 左右的偏差。

4.2 增益带宽积在单极点系统中的适用边界

增益带宽积恒定的前提是系统只有一个极点，且反馈网络不引入新的极点。在这个共射放大电路里，高频端至少有两个极点：输入端的密勒电容极点，输出端的负载电容极点。密勒电容 C_M = C4·(1+|Av|) 本身与增益有关，增益降低时 C_M 减小，上限截频本应上升；但反馈网络中的电阻和旁路电容在高频时行为改变，引入了额外的相移，抵消了一部分带宽扩展。

更具体地说，深负反馈降低了输入电阻（并联反馈）或者提高了输入电阻（串联反馈），本实验的发射极电阻对调属于串联反馈，输入电阻升高。输入电阻升高会增大输入耦合电容的时间常数，把下限截频往下拉——这部分数据是吻合的，下限截频从 33.686Hz 降到 5.8932Hz。但输入电阻升高同时也改变了密勒电容极点的位置，因为极点频率 f_H = 1/(2π·Ri·C_M)，Ri 升高会降低 f_H，部分抵消了 C_M 减小带来的带宽扩展。两个效应方向相反，净效果就是上限截频只涨了一点。

0.01μF 条件下上限截频略微下降，说明 C_M 的减小幅度不足以抵消 Ri 升高带来的极点下移。C4 很大时，密勒电容在总输入电容中占主导，Ri 升高的影响被放大；C4 较小时，晶体管自身的结电容和探头电容占比上升，密勒效应的相对贡献下降，Ri 升高的负面影响更容易显现。

4.3 深负反馈对上下限截频的非对称改善

把浅负反馈和深负反馈的数据并排看：

下限截频改善了 5 到 6 倍，上限截频只改善了 1.06 到 1.14 倍（100pF），0.01μF 时甚至略微恶化。这个非对称性说明负反馈对频率特性的"改善"是有选择性的：它对低频端极点的作用直接且显著，因为低频端只有一个主导极点（输入耦合电容与输入电阻），负反馈改变输入电阻就能线性地移动这个极点；高频端有多个极点相互作用，密勒电容与增益的耦合、输入电阻与极点频率的耦合、反馈网络自身的相移，三者纠缠在一起，简单的"增益带宽积守恒"不再成立。

这个结果对实际设计有参考价值：如果电路的主要问题是低频响应不够，加深负反馈是有效手段；如果问题是高频带宽不足，单纯加深负反馈可能收效甚微，需要从降低密勒电容（换用 C4 更小的器件、采用共基组态）或者减小输入电阻（但会牺牲低频性能）入手。设计取舍不是"负反馈越多越好"，而是看你要把哪个端点推到什么位置。

5. 避坑与常见问题：模型参数、测量设置和寄生参数

频率特性实验里翻车的点，大多不在理论计算，而在仿真模型和测量工具的细节上。下面几条是这类实验里反复出现的踩坑记录，每条按"现象、原因、解决"三段说清楚。

5.1 Multisim 晶体管模型参数修改的坑

现象：修改 2N5551 模型参数后，仿真中频增益和计算值偏差超过 2dB，或者波特图的形状出现异常的拐点。

原因：附录表格里五组参数的修改目的不同，改错一个就会引入非预期的二阶效应。IS 从 2.511e-15 改为 3.92e-14，增大传递饱和电流，影响基极-发射极的正向特性；BF 从 242.6 改为万用表实测的 β 值，让仿真模型匹配实际器件的电流放大倍数；VAF 从 100 改为 1e30，把厄尔利电压推到无穷大，忽略基区调宽效应；IKF 从 0.3458 改为 1e30，消除大电流下 β 下降；ISE 从 2.511e-15 改为 0，消除小电流下 β 下降。如果只改了 IS 和 BF 而没改 VAF，仿真在宽电流范围内仍然表现出输出电阻随 Vce 变化的特性，中频增益会偏离计算值。

解决：五项参数必须全部按表格修改，改完后先用直流工作点分析验证静态电流和 Vce，确认工作点落在放大区，再看交流扫描。如果增益仍然偏差大，检查 BF 的实测值是否在正确的集电极电流下测得——β 随 Ic 变化，万用表测的是特定电流下的值，和仿真工作点不一致时会有偏差。

5.2 AD2 网络分析仪测量的设置陷阱

现象：AD2 实测的上限截频比仿真低很多，或者波特图在高端出现不规则的毛刺。

原因：网络分析仪的扫频范围、输出幅度和输入阻抗设置没有匹配电路的实际条件。扫频上限如果刚好卡在预期的上限截频附近，波特图在截止点之后的滚降段数据不完整，读数会偏。输出幅度设得太大，晶体管进入非线性区，高频端的增益压缩被误判为频率响应下降。输入阻抗设成 50Ω 而不是高阻，探头加载效应显著，实测增益整体偏低。

解决：扫频范围设成预期上限截频的 10 倍以上，确保能看到完整的 -20dB/十倍频滚降段。输出幅度控制在 10mV 到 50mV 峰峰值之间，用示波器监视输出波形，确认没有削顶。输入阻抗设为 1MΩ 或更高，如果 AD2 只有 50Ω 档位，外接一个高阻缓冲器再测。

5.3 面包板寄生参数与探头电容的叠加效应

现象：同一个电路，仿真上限截频 1.689MHz，实测 881.64kHz，换了块面包板重搭，实测值又变到 950kHz 左右。

原因：面包板的簧片之间、相邻行之间、连接线对地之间都存在分布电容，量级在 2 到 5pF；连接线的电感在几十纳亨；AD2 探头的输入电容在 10 到 15pF。这些参数在低频时阻抗很大，不影响增益；高频时容抗和感抗降到与电路阻抗可比的程度，形成额外的低通或谐振环节。换了面包板，分布电容变了，上限截频跟着变。

解决：高频测量尽量缩短连接线，信号路径和地回路都走短线；探头使用短接地弹簧而不是长地线夹；在仿真里显式加入 5pF 的并联电容和 20nH 的串联电感，模拟面包板和探头的寄生参数，让仿真和实测在同一量级上对比。如果条件允许，改用焊接板或 PCB 做高频测试，把寄生参数压到最低。

5.4 下限截频读数受电容容差影响

现象：仿真下限截频 31.192Hz，实测 33.686Hz，换了同规格的 10μF 电容，实测值在 30Hz 到 36Hz 之间漂。

原因：电解电容的容值偏差通常在 ±20%，ESR 在几欧到几十欧，温度系数也大。输入耦合电容 C1 和输出耦合电容 C2 的容值偏差直接改变 RC 时间常数，ESR 在低频端引入额外压降，等效于增大了转折频率的分散性。

解决：下限截频的实测值有 ±10% 的漂移是正常的，不必追求仿真和实测在 1Hz 以内吻合。如果要精确对比，用 LCR 表实测每只电容的容值和 ESR，把实测值代入计算式，再和仿真、测试对比。实验报告里记录 33.686Hz 和 31.192Hz 的差异时，注明电容容差的影响，比强行解释成"测量误差"更站得住。

6. 设计取舍：仿真、计算、实测三者的关系怎么用

把五组数据摊开看，计算、仿真、测试的三角关系不是"谁更准"的问题，而是三种手段各自暴露了电路的不同侧面。计算给的是理想化模型下的基准值——中频增益 23.251dB，深负反馈 9.256dB，这些数字假设晶体管完全线性、电容完全理想、寄生参数为零。仿真在计算的基础上加入了器件模型和电路拓扑，把 VAF、IKF、ISE 这些二阶效应显式建模，所以仿真增益比计算低 0.1 到 0.2dB，上限截频比计算更接近真实趋势。实测则把面包板寄生、探头电容、电容容差全部算进来，上限截频比仿真低 30% 到 50%，下限截频高几赫兹。

这三种结果的取舍取决于你要回答什么问题。如果问题是"这个电路的增益理论上应该是多少"，看计算；如果问题是"换个 C4 之后带宽会怎么变"，看仿真，因为仿真能快速扫参数且趋势可靠；如果问题是"这块板子实际能不能跑到 1MHz"，只能看实测，而且要把探头和面包板的寄生参数一起考虑进去。把仿真值当成实测的预期上限、把计算值当成趋势的参照系，三者互相校验而不是互相替代，是这类实验里最实用的习惯。

有一个容易被忽略的验证方法：把实测的上限截频和仿真值做比值，100pF 时比值 0.52，0.01μF 时比值 0.69。两个比值不一样，说明寄生参数对不同 C4 取值的影响程度不同——C4 大时密勒电容主导，寄生参数占比小，比值接近 0.7；C4 小时晶体管自身结电容和探头电容占比上升，寄生参数的影响被放大，比值掉到 0.5。这个比值本身就是一个诊断指标：如果某次实测的比值偏离 0.5 到 0.7 这个区间，先检查探头接地和面包板连接，而不是怀疑晶体管坏了。

从那以后我每次做频率特性测试，都会在仿真里先加一组 5pF 并联电容和 20nH 串联电感跑一遍，把"理想仿真"和"带寄生的仿真"两条曲线同时画出来，实测值落在两条曲线之间才算测量有效。这个习惯帮我省掉了很多次把寄生参数误判成电路问题的来回排查。希望帮到你。

本文还有配套的精品资源，点击获取