PCB布局不是“画线”，而是给电流修路、为信号搭桥、替系统守门
你有没有遇到过这样的情况：原理图完全正确，芯片选型经过反复验证，固件逻辑也跑得滴溜儿快——可一上电，ADC采样值像喝醉了一样乱跳；USB3.0握手失败十次有八次；Wi-Fi模块发射功率达标，FCC辐射却在800MHz突兀地翘起一根尖刺；甚至某天调试到凌晨三点，发现只要手指靠近某段走线，串口就疯狂丢包……
这些都不是玄学。它们几乎都指向同一个被低估、被简化、被当作“最后一步”的环节：PCB布局（Layout）。
很多初学者把Layout理解成“把原理图连通就行”，等板子回来发现问题，第一反应是改代码、换芯片、加滤波电容——结果调来调去，问题还在原地打转。直到某次偶然把晶振挪离了电源电感2cm，噪声骤降15dB；或者把ADC参考电压走线从顶层绕到内层、全程包地，信噪比突然提升6bit……那一刻才真正意识到：电路的行为，早就在铺铜落笔的那一刻就被写死了。
这不是夸张。IPC数据显示，硬件故障中约63%的SI/PI/EMC类问题，根源不在器件本身，而在布板阶段对电流路径、场分布与耦合机制的误判。而这一切，恰恰是初学者最缺的“物理直觉”。
所以，我们不列规则清单，也不背IPC标准条文。我们回到电流本身——看它怎么流、往哪回、被什么绊住、又因何尖叫。下面的内容，是你真正能“摸到”PCB行为逻辑的起点。
元器件摆放：别急着连线，先听懂芯片在说什么
芯片不会说话，但它的引脚排列就是一封密信。MCU的VDDIO和VDDCORE挨得近？说明数字I/O和内核供电要分域处理；ADC的REF+和AGND紧邻？暗示参考源必须“静如止水”，且地回路不能混进一丝数字噪声；DC-DC芯片的SW引脚旁边留出大片空白？那是警告你：这里会爆发高频dv/dt，任何走线都是天线，所有铜皮都是电容。
所以，摆放的第一原则不是“看起来整齐”，而是让关键引脚开口说话，并立刻回应它。
比如你拿到一颗带12位SAR ADC的MCU
