Ansys SIwave/HFSS、Keysight ADS和Cadence Sigrity三款工具具体参数设置思路

针对XGW-9000网关的USB 3.0接口（5Gbps）仿真，Ansys SIwave/HFSS、Keysight ADS和Cadence Sigrity三款工具各有侧重，具体参数设置差异显著。核心差异对比如下：

下面分别展开每个平台的具体设置思路。

🔧 Ansys SIwave + HFSS 参数设置

这套组合通常采用“SIwave处理平面PCB + HFSS处理三维部件”的协同仿真流程。

1. SIwave 设置：

   • 仿真选项：在SIwave Options中，根据需求选择SI仿真。对于USB 3.0，建议选择“Balanced”模式，以在速度和精度间取得平衡，此模式会计算包括腔体场耦合在内的关键耦合效应。
   • 端口设置：在差分对（如USB_DP/DN）两端添加差分端口，端口阻抗可设置为目标阻抗90Ω。
   • 扫频设置：仿真频率范围需覆盖USB 3.0信号的基频（2.5 GHz）及其主要谐波，通常设置为DC 到 15 GHz 或更高。扫频类型选择“线性”，点数根据需要设置（如1001点）。
   • 导出网络：仿真完成后，导出包含该差分通道的多端口S参数模型（如Touchstone.s4p文件）。

2. HFSS 3D Layout 设置：

   • 如果连接器等结构在PCB上，可直接使用HFSS 3D Layout打开PCB文件，选中USB差分线、连接器及附近参考平面，将其导出为3D组件进行全波仿真。
   • 设置激励端口（波端口或集总端口）。
   • 边界条件：将模型外表面设置为辐射边界。
   • 求解设置：设置与SIwave类似的扫频范围。自适应网格划分的收敛标准（如Delta S）建议设置为0.02以获得较好精度。

3. 系统级联合：

   • 将SIwave和HFSS提取的S参数模型（或直接使用HFSS 3D Layout的模型）一起导入Ansys Circuit或HFSS的电路编辑器中。
   • 添加上游的IBIS/AMI模型作为发送端驱动，下游的接收端模型，并加载到S参数通道上。
   • 设置通道仿真：比特率为5 Gbps，伪随机码序列为PRBS7或PRBS15，运行瞬态分析后即可生成眼图，评估眼高、眼宽和抖动等指标。

📡 Keysight ADS 参数设置

ADS适合进行从通道快速评估到详细优化的全流程仿真，其内置的设计指南能极大提升效率。

1. 利用设计指南：在原理图界面，通过菜单DesignGuide>Signal Integrity打开USB3设计指南。其中提供了预配置的参考通道仿真、S参数模板等，是理想的起点。
2. 构建通道原理图：
   • 可以从设计指南中直接调用“Reference_Channel_With_IBIS_AMI”等模板。
   • 或在原理图中放置通道仿真控制器。
3. 关键参数配置：
   • Simulation：在通道仿真控制器中设置Bit Rate为5 Gbps，Pattern为PRBS7，Number of Bits为足够长的序列（如10000）。
   • Equalization：启用发送端和接收端的均衡设置。发送端可设置预加重；接收端可启用连续时间线性均衡并进行增益和零点频率调节。
   • 模型分配：为发送端和接收端分配从芯片厂商获取的IBIS或AMI模型。
4. 参数扫描与优化：
   • 变量定义：将需要研究的参数（如走线长度TL1、差分间距S1、端接电阻值R_term）设为变量。
   • 参数扫描：添加参数扫描控制器，设置变量及其扫描范围和步长（如线长从50 mil到100 mil，步长10 mil），然后运行仿真观察性能变化。
   • 合规性检查：可使用设计指南中的USB S-Parameter Mask Template来检查通道S参数是否符合USB-IF规范。

🎛️ Cadence Sigrity (Aurora) 参数设置

Sigrity Aurora的优势在于与Allegro PCB设计环境的深度集成，支持在设计早期和中期进行快速电性能验证。

1. 启动与流程选择：在Allegro PCB Editor中，通过Analyze>Workflow Manager打开工作流管理器。对于USB信号，可重点关注Return Path Workflow（回流路径分析）。
2. 回流路径分析关键约束设置：在约束管理器（Constraint Manager）中，针对USB差分网络设置返回路径约束：
   • Reference Net（参考网络）：设置为GND。
   • Max Pad Gap（最大焊盘间隙）：设定信号进入焊盘时允许的最大无参考平面距离，例如12 mil（可根据设计调整）。
   • Adjacent Void Spacing（相邻空隙间距）：设定走线与参考平面中空隙边缘的最小距离，例如30 mil。
   • Max Stitch Via Distance（最大缝合过孔距离）：设定信号过孔与最近的回流地过孔之间的最大允许距离，例如120 mil。
3. 运行分析与查看结果：应用约束后运行分析。违反规则的网络段会在PCB上和约束管理器中以DRC（设计规则检查）形式高亮显示。通过View>Vision Manager并选择Return Path DRC Vision，可以直观地看到不同颜色的线段标识通过或违反情况。
4. 其他快速分析：Aurora还提供一键式的Impedance（阻抗）、Coupling（耦合）和Reflection（反射）分析工作流，可快速评估阻抗连续性、串扰和反射问题。