AI芯片吃电太猛？横向供电扛不住了，VPD垂直供电来了

AI芯片吃电太猛？横向供电扛不住了，VPD垂直供电来了

一颗GPU吃掉4000W，铜皮扛不住了

AI芯片功耗增长已经失控。英伟达GB200单颗超1000W，2026年Rubin拉到2500-3000W，2027年冲4000W。供电电流破3000A。

传统横向供电从芯片侧面走铜皮，电流从VRM沿PCB走线穿过封装基板，路径10-15mm。1000A电流，路径电阻哪怕0.5mΩ，IR Drop就0.5V。先进工艺核心电压才0.6-0.7V，这压降芯片没法工作。负载突变时寄生电感来不及补电流，电压跌穿底线直接降频。

横向供电的物理极限

加粗铜皮？空间不够。缩短路径？封装尺寸固定。降接触电阻？工艺到极限了。横向供电已经不是优化能解决的，是物理极限卡脖子。行业共识越来越清晰：换方向，从芯片正下方往上供电——这就是VPD。

VPD：从底下往上捅

供电模块直接集成在封装正下方，铜柱垂直向上供电。电流路径从10-15mm缩到不到1mm，缩减90%以上。寄生电阻电感同时大幅下降，PDN阻抗做到毫欧级，瞬态响应提升一个数量级。

谷歌V7上了完整VPD方案，是首个全面采用垂直供电的AI平台。AMD的MI450选了DrMOS加埋感埋容模块，供电链路压到最短。中富电路量产内埋器件良率近99%，模组体积缩减近半。

PCB设计要改的3个关键点

内埋器件成为标配。以前埋容埋感是高端操作，VPD下是基本功。PowerSiP内埋工艺从"可选"变"必选"，叠层要预留内埋器件空间。

过孔阵列比信号过孔还关键。铜柱通过过孔阵列连到内层电源平面，几十上百个过孔的位置、间距、孔径都要精确计算。寄生互感处理不好高频阻抗反升，必须全波电磁仿真。

铜柱工艺兼容。芯片底部铜柱直接插PCB焊盘，平整度、对位精度、焊接曲线要求远超传统BGA。0.05mm偏差就能让良率断崖下降。

实测数据说话

PDN阻抗对比：横向供电10MHz处约2-3mΩ，VPD降到0.3-0.5mΩ，降5-6倍。瞬态响应：负载从100A跳到1000A，横向跌落超150mV触发降频，VPD只有20-30mV满血运行。I²R损耗降40-60%，4000W系统省几十瓦散热，风冷可能就够。

给学PCB的建议

先搞懂PDN阻抗分析——目标阻抗、去耦配置、平面谐振抑制，跑通了再看VPD不会一头雾水。关注内埋工艺设计规则，提前了解PowerSiP规范和过孔阵列仿真方法。功率半导体全线涨价也得关注，英飞凌、TI、ST年内两轮调价，选型不能只看参数还得看能不能拿到货，多手方案和国产替代是必选项。

凡亿教育·PCB电源设计实战培训

覆盖高速PCB、大功率电源、EMC整改等核心方向。

🔹1对1大功率PCB Layout——20W到3500W全覆盖，含SiC/GaN应用

🔹4个月数字电源设计——Buck拓扑到环路补偿，Simulink加代码

🔹90天EMC整改特训班——传导辐射整改全覆盖