最近在调一块 STM32G431CBU 的板子，关于“这颗芯片外部时钟频率最高能到多少”这个问题，我翻了不少资料，也踩了几个坑。很多人一上来会直接问：STM32G431CBU 最大外部时钟频率是不是 26MHz？听起来是个简单的是非题，但实际落地时会发现，这个问题的背后还藏着另外两个更关键的点：外部时钟频率和系统主频到底是不是一回事，以及选择外部晶振频率时，除了看芯片上限，还要看外设和工程配置能不能接得住。
这篇文章就基于 STM32G431CBU 这颗料，把外部时钟相关的东西完整梳理一遍。内容包括数据手册上的硬指标、时钟树里 PLL 怎么把外部时钟倍频到 170MHz、三种外部时钟接入方式的区别、CubeMX 到代码的完整配置，以及我实测中遇到的排查案例。无论你是刚接触 G4 系列，还是已经画完板子正在调时钟，这篇都能帮你少走点弯路。
1. 先搞清楚：这颗芯片的外部时钟到底有多快
1.1 数据手册上的硬指标
STM32G431CBU 属于 STM32G4 系列，Cortex-M4F 内核，最高主频 170MHz。封装是 UFQFPN48，Flash 128KB，引脚不多，但外设相当丰富，非常适合做电机控制、数字电源这类需要高频控制环路的场景。
关于外部时钟，数据手册里写得比较明确：
| 时钟源 | 频率范围 | 典型用途 |
|---|---|---|
| HSE（外部高速时钟） | 4MHz ~ 26MHz | 作为系统时钟基准，经 PLL 倍频后供 CPU 和总线使用 |
| LSE（外部低速时钟） | 32.768kHz | RTC 实时时钟、低功耗唤醒定时器 |
| HSI16（内部高速 RC） | 16MHz | 上电默认时钟，可独立使用，也可作为 PLL 输入 |
| PLL 输出 | 最高 170MHz | 系统时钟、外设时钟、ADC 时钟等 |
注意，这里 26MHz 是 HSE 引脚能接受的最高频率，并不是说系统只能跑 26MHz。恰恰相反，G431CBU 可以把这个外部时钟倍频到 170MHz 的 CPU 主频，中间靠的是芯片内部的 PLL。很多人第一次看 datasheet 容易被这个数字吓到，觉得“外部最高才 26MHz，那我要跑 170MHz 是不是得外接一个 170MHz 的晶振？”完全不是这么回事。
1.2 为什么 26MHz 不等于系统最高频率
打个比方，外部时钟更像是给系统提供一个“基准心跳”，而 PLL 是一个倍频器，可以把心跳频率翻很多倍。G431CBU 的时钟骨架大致是：HSE 先经过一个分频器（PLLM），再进入 PLL 的压控振荡器，倍频到 64MHz ~ 344MHz 的 VCO 频率，最后经过一个输出分频器（PLLR）得到系统时钟。
举个实际例子：如果外部晶振用 26MHz，PLLM 设置为 /2，PLL 输入就是 13MHz；PLLN 倍频系数选 24，VCO 频率就是 13 × 24 = 312MHz；PLLR 是 /2，系统时钟就是 156MHz。如果用 PLLN = 26，VCO 是 13 × 26 = 338MHz，PLLR = /2，系统时钟就是 169MHz，距离 170MHz 只有一步之遥。
所以，外部时钟上限 26MHz 只是告诉你“这颗芯片的 HSE 引脚最多能接受多快的参考时钟”，系统最终跑多快，取决于 PLL 配置。如果你非要把外部时钟接到 50MHz，芯片内部电路承受不了，HSERDY 标志位起不来，时钟配置就直接失败。这一点是很多人的认知误区，值得先摆正。
2. 把时钟树捋清楚：从外部时钟到 170MHz 是怎么算出来的
2.1 26MHz HSE 走 PLL：一个可落地的配法
我实际在板子上验证过一条从 26MHz HSE 到 156MHz 系统时钟的路径，这条链路完全在数据手册的参数范围内，具体如下：
- HSE 外部晶振：26MHz
- PLLM 输入分频：/2，得到 13MHz
- PLLN 倍频系数：24，得到 VCO = 13 × 24 = 312MHz
- PLLR 输出分频：/2，得到系统时钟 = 156MHz
- Flash 等待周期：4 个 WS
为什么选 156MHz 而不是直接顶到 169MHz 或 170MHz？两个原因：一是 VCO 频率 312MHz 处于 64MHz ~ 344MHz 范围的中间区域，锁相环工作更稳定；二是 170MHz 是极限值，实际工程中留一点余量，对温度漂移和电源噪声的容忍度更高。更重要的是，PLL 输入频率必须在 1MHz ~ 16MHz 之间，所以 26MHz 的 HSE 必须先分频到 16MHz 以下，这一步很多人容易漏掉，导致 PLL 配置后系统跑不起来。
这条链路的关键在于 PLLM 和 PLLN、PLLR 三个参数必须配合。如果直接拿 26MHz 给 PLL 输入，已经超出 PLL 输入范围，PLL 无法锁定。如果 PLLN 选太大导致 VCO 超过 344MHz，同样会锁不住。每一级都要在数据手册的表格范围内，不能想当然。
2.2 为什么 8MHz、12MHz、16MHz 反而是主流选择
设计上有个反直觉的现象：尽管 G431CBU 的 HSE 最高能到 26MHz，绝大多数开发板反而用的是 8MHz、12MHz 或者 16MHz 晶振。这倒不是板厂不会算，而是实际工程里外设时钟比“能不能跑满主频”更重要。
举个例子，如果你的系统需要 48MHz 时钟给 USB 或者某些通信外设，8MHz 晶振配合 PLL 很好算，8MHz × 6 = 48MHz；12MHz × 4 = 48MHz；16MHz × 3 = 48MHz。但 26MHz 想得到 48MHz 就非常尴尬，26MHz 经过 PLL 以后很难整除出标准的 48MHz，除非引入额外的小数分频器，但 G4 内部没有小数 PLL，所以只能干瞪眼。
另外，8MHz 晶振是市场上最普及、最便宜的频点之一，供应链成熟，货源充足，电磁兼容问题也少。26MHz 晶振用的场景少，采购周期和成本都会高一点。自己画板子玩当然无所谓，但如果是量产项目，这部分成本差异和供货风险是实打实的。
2.3 别忽略 LSE：外部 32.768kHz 也很关键
很多人只盯着 HSE，容易把 LSE 给忽略了。G431CBU 的 LSE 是给 RTC、低功耗定时器用的，频率固定 32.768kHz。如果你的产品需要休眠后靠 RTC 唤醒，或者要求实时时钟走时准确，这颗 32.768kHz 晶振的选择和布局同样重要。
LSE 晶振的起振时间往往比 HSE 慢得多，好的 32.768kHz 晶振在低功耗模式下的起振时间甚至可以达到 1~2 秒。所以代码里如果没等够时间就去做下一步操作，RTC 可能读出来是乱码。我见过有人在低功耗唤醒后立即读 RTC 数据发现异常，查来查去最后发现是 LSE 还没稳定就开始了后续操作。解决办法是检查初始化流程里的等待超时，必要时延长 LSE 启动等待时间。
3. 外部时钟的三种接入方式：别把引脚搞错
3.1 无源晶振模式：常规设计的主流选择
STM32G431CBU 的 HSE 有两个专用引脚，OSC_IN 和 OSC_OUT。最常见的做法是在这两个引脚之间接一颗无源石英晶振，再各接一个负载电容到地。芯片内部有振荡电路，配合外部晶体和电容构成皮尔斯振荡器。
负载电容的计算公式很基础，但很多人会算错：
CL = (C1 × C2) / (C1 + C2) + CS
其中 CL 是晶振数据手册里给出的负载电容要求，C1、C2 是两个外部电容，CS 是引脚和 PCB 走线的寄生电容。假设晶振要求 CL = 20pF，寄生电容 CS 约 4pF，C1 和 C2 相等，那么 C1 = C2 = 2 × (CL - CS) = 32pF。
刚开始画板的人容易犯一个错误：照搬其他型号板子的电容值。不同晶振的 CL 要求可能不一样，有的要求 12pF，有的要求 20pF，直接照抄可能导致起振困难或者频率偏移。最好是拿到晶振规格书，按公式算一遍，再配合示波器看实测波形微调。
3.2 旁路模式：外部时钟信号直接进芯片
如果你的板子上已经有高精度的时钟源，比如温补晶振（TCXO）、可编程时钟发生器，或者另一颗 MCU 的输出时钟，可以采用 Bypass 模式。这种模式下 OSC_IN 引脚直接接收外部时钟信号，OSC_OUT 悬空。当然，G4 的旁路模式频率上限同样是 26MHz，不能因为是外部信号源就超规格。
从代码角度，CubeMX 里对应的是“Bypass Clock Source”选项，HAL 库里面设置 HSEState 用的是 RCC_HSE_BYPASS 而不是 RCC_HSE_ON。这个区别很隐蔽，很多人直接复制代码，发现晶振模式改成外接信号源后系统起不来，多半就是 HSEState 没改成 Bypass。
旁路模式的优势在于时钟精度和稳定性由外部源保证，特别适合多板卡需要严格同步的场景。劣势是外部源断电或者信号质量差时，芯片启动失败的问题会更难排查。
3.3 两种模式怎么选
哪个方案适合你的项目，取决于应用场景：
| 对比项 | 无源晶振模式 | 旁路模式 |
|---|---|---|
| 成本 | 低，一颗晶振几毛钱 | 高，外部源通常更贵 |
| 精度 | 取决于晶振本身，一般 20~50ppm | 可做到 1ppm 以内，取决于外部源 |
| 启动难度 | 需要计算负载电容，PCB 布局有要求 | 简单，给信号即可 |
| 多板同步 | 不方便 | 方便，可共用参考时钟 |
| 典型场景 | 绝大多数 MCU 系统 | 通信基站、仪器仪表、多轴同步控制 |
个人建议，常规项目用无源晶振就好，便宜、成熟、资料多。只有当系统对时钟精度或同步有硬性要求时，才上旁路模式。
4. 实操：从 CubeMX 配置到代码验证的完整流程
4.1 CubeMX 里的关键设置
先说 CubeMX 的操作路径。新建项目选择 STM32G431CBU 后，进入 System Core -> RCC，找到 HSE 配置项。这里有两个选项：Crystal/Ceramic Resonator 和 Bypass Clock Source。用无源晶振就选前者，用外部信号源就选后者。
接着在 Clock Configuration 界面里，把 HSE 输入值改成你实际使用的频率，比如 26MHz。不要小看这一步，CubeMX 里默认的 HSE 可能是 8MHz，如果你实际板子用 26MHz 但 CubeMX 里还留着 8MHz，生成的 PLL 参数会完全不对。
注意，CubeMX 生成的代码里，HSE_VALUE 宏定义在 HAL 库配置头文件里，比如 stm32g4xx_hal_conf.h：
#if !defined(HSE_VALUE) #define HSE_VALUE 26000000U #endif这个宏的值必须和实际晶振频率一致。HAL_RCC_OscConfig 里的超时判断依赖它，如果宏定义写 8M，实际晶振 26M，时钟配置可能直接在等待 HSE 就绪时超时，返回 HAL_TIMEOUT，然后停在一个死循环里。
4.2 HAL 库初始化流程的关键点
CubeMX 生成的 SystemClock_Config 函数里，会看到类似这样的代码结构：
void SystemClock_Config(void) { RCC_OscInitTypeDef RCC_OscInitStruct = {0}; RCC_ClkInitTypeDef RCC_ClkInitStruct = {0}; RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE; RCC_OscInitStruct.HSEState = RCC_HSE_ON; RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON; RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE; RCC_OscInitStruct.PLL.PLLM = RCC_PLLM_DIV2; RCC_OscInitStruct.PLL.PLLN = 24; RCC_OscInitStruct.PLL.PLLP = RCC_PLLP_DIV2; RCC_OscInitStruct.PLL.PLLQ = RCC_PLLQ_DIV4; RCC_OscInitStruct.PLL.PLLR = RCC_PLLR_DIV2; if (HAL_RCC_OscConfig(&RCC_OscInitStruct) != HAL_OK) { Error_Handler(); } RCC_ClkInitStruct.ClockType = RCC_CLOCKTYPE_SYSCLK | RCC_CLOCKTYPE_HCLK | RCC_CLOCKTYPE_PCLK1 | RCC_CLOCKTYPE_PCLK2; RCC_ClkInitStruct.SYSCLKSource = RCC_SYSCLKSOURCE_PLLCLK; RCC_ClkInitStruct.AHBCLKDivider = RCC_SYSCLK_DIV1; RCC_ClkInitStruct.APB1CLKDivider = RCC_HCLK_DIV1; RCC_ClkInitStruct.APB2CLKDivider = RCC_HCLK_DIV1; if (HAL_RCC_ClockConfig(&RCC_ClkInitStruct, FLASH_LATENCY_4) != HAL_OK) { Error_Handler(); } }这里 PLLM、PLLN、PLLR 的取值就是前面算的那组参数。PLLQ 我设成 /4，对应 78MHz，给特定外设做内核时钟，至少保持在合理范围内。实际工程里，建议先在纸上把 PLLM、PLLN、PLLP、PLLQ、PLLR 都算清楚，再填到 CubeMX 里。
4.3 用寄存器状态判断时钟是否真正稳定
HAL 库的函数返回 HAL_OK 只能说明 API 层没报错，不能完全代表时钟链路没问题。更可靠的习惯是直接看状态寄存器。G4 的 RCC 寄存器里有几个关键标志位，调试时非常有用。
// 确认 HSE 是否稳定就绪 if (__HAL_RCC_GET_FLAG(RCC_FLAG_HSERDY)) { // HSE ready } // 确认 PLL 是否锁定 if (__HAL_RCC_GET_FLAG(RCC_FLAG_PLLRDY)) { // PLL locked } // 确认系统时钟源是否切换到了 PLL uint32_t sws = (RCC->CFGR & RCC_CFGR_SWS) >> RCC_CFGR_SWS_Pos; // sws == 0b10 表示 SYSCLK 来自 PLL我习惯在初始化末尾加一个小函数，把 SWS 读出来打印或者存到全局变量。如果发现 SWS 不是 0b10，说明系统时钟还停留在内部 HSI16，PLL 配置根本没有生效，这时候外设跑起来全按 16MHz 算，时序全乱。
4.4 实测中最容易被忽略的三个细节
第一，HSE_VALUE 宏没改。多数情况下 HSE 起振失败不是硬件问题，而是这个宏和实际晶振频率不一致，导致 HAL 库内部计算和等待逻辑出错。第二，CubeMX 里外部晶振频率改晚了。比如你先配了 8MHz，后来把板子晶振改成 26MHz，结果 CubeMX 里忘了同步，生成的 PLL 配置还是按 8MHz 算的，虽然代码能编译能跑，但实际频率完全对不上。第三，Flash 等待周期不够。CPU 跑到 156MHz 以上时，Flash 等待周期至少要 4 个 WS，否则程序会出现随机跑飞，表现非常像时钟配置问题，实际上却是 Flash 访问超频。
5. 常见问题与排查实录
5.1 HSERDY 永远不置位：晶振没起振
这个我在调试一块小板子时遇到过，现象是 HAL_RCC_OscConfig 一直返回 HAL_TIMEOUT，程序卡死在 Error_Handler 里。排查步骤如下：
先确认供电和引脚，然后示波器测量 OSC_IN 和 OSC_OUT 引脚。正常情况下能看到明显的正弦波，幅度在几百毫伏到电源轨之间。如果两个引脚都是平的，说明振荡器没起振。这时候检查负载电容有没有焊错、晶振本体有没有虚焊、PCB 走线有没有被地平面包裹得过紧导致等效电容异常。还有一种冷门情况，晶振是好的，但引脚配置被其他初始化代码抢占，比如把 OSC_IN 引脚复用成了 GPIO，振荡器自然不会启动。
用示波器探头测量时要小心，普通探头输入电容有 15pF 左右，直接搭在晶振引脚上可能会把振荡电路拉停。建议用 10x 探头或者低电容探头，测量的时候不要长时间搭着，看到波形就撤。
5.2 外部时钟能起振，但 PLL 配置后系统跑飞
如果你发现 HSE 波形正常，但启用 PLL 以后程序随机硬错误，大概率是 PLL 参数越界。最典型的是 VCO 频率超出 64MHz ~ 344MHz 范围，或者 PLL 输入频率超过了 16MHz。G4 的 PLL 输入是有限制的，26MHz 外部时钟必须先分频到 16MHz 以内，再倍频。如果直接拿 26MHz 做 PLL 输入，VCO 很难锁住，即使锁住了，相位噪声也会影响系统稳定性。
排查方法是打开调试器，读取 RCC_CR 的 PLLRDY 位。如果 PLLRDY 一直为 0，说明 PLL 没锁定，需要调整 PLLM 和 PLLN。如果 PLLRDY 为 1 但系统还是跑飞，再看 SYSCLK 是否超过了 170MHz。G431CBU 的 170MHz 是绝对最大值，超过这个值的行为不在规格书保证范围内，个别芯片可能能跑，但稳定性无法保证。
5.3 串口波特率、定时器频率不准
串口输出乱码，或者用逻辑分析仪测出来的波特率明显偏差，经常不是代码问题，而是外部时钟源实际频率不对。便宜的晶振存在频率偏差，温度变化还会漂移，这是正常的。但如果你用的晶振标称 8MHz，测出来 7.9MHz，那就要检查负载电容是否偏大。如果标称 26MHz，但系统跑出来波形频率完全对不上，检查一下 HSE_VALUE 宏，看看是不是 CubeMX 默认值没改。
还有一个隐藏问题，就是芯片可能根本没有切换到 HSE，仍然跑在 HSI16 上。由于 HSI16 内部 RC 精度有限，大约 ±1% 左右，用在串口上会明显感觉波特率偏了。确认方法就是用 MCO 输出系统时钟，用频率计或示波器测实际频率。CubeMX 里 MCO 输出可以选 PLL、HSE、HSI16、SYSCLK 等不同来源，配置好后在 MCO 引脚量一下，能快速判断时钟链路在哪一级出了问题。
5.4 排查指令速查表
| 现象 | 可能原因 | 排查动作 |
|---|---|---|
| HAL_RCC_OscConfig 超时 | HSE 未起振或 HSE_VALUE 不对 | 示波器看 OSC_IN 波形，检查负载电容 |
| PLLRDY 为 0 | PLL 输入或 VCO 超范围 | 核对 PLLM、PLLN 参数 |
| 系统跑飞复位 | SYSCLK 超过 170MHz 或 Flash WS 不够 | 重算各分频，Flash 等待周期改为 4 |
| 串口波特率偏差 | HSE_VALUE 宏不对或仍然跑 HSI16 | 用 MCO 实测时钟频率 |
| 低功耗唤醒后 RTC 异常 | LSE 还没稳定就操作 RTC | 延长 LSE 启动等待时间 |
6. 最后再分享几个关于外部时钟的扩展玩法
6.1 用 MCO 把主时钟引出来，做外部参考
G431CBU 的 MCO 引脚可以输出内部时钟信号，比如 HSE、HSI16、PLL 或者 SYSCLK。我在调试多板同步时就用过这个功能，把一块主机板的 26MHz HSE 输出给从机板，从机板直接用 Bypass 模式接收，省掉一块晶振，同时保证两板时钟严格同步。配置很简单，CubeMX 里选好 MCO 时钟源，生成代码即可。实际测试时要注意 MCO 输出的驱动能力有限，走线别太长，尽量靠近接收端。
6.2 用可编程时钟芯片 + Bypass，实现动态调频
有些项目追求极致功耗或性能，需要在运行时动态切换时钟频率。与其切换不同晶振，不如用一颗可编程时钟发生器，通过 I2C 改变输出频率，然后喂给 G431CBU 的 OSC_IN，工作在 Bypass 模式。这样系统可以在低速低功耗模式和高速运算模式之间切换。需要注意切换过程中先让 MCU 处于安全时钟状态，再改变外部频率，避免 PLL 失锁导致系统崩溃。
6.3 个人体会
时钟这块是嵌入式系统里最基础但也最容易翻车的地方。外部时钟选择不是简单看“最大支持多少”，而是要看你的外设时钟需求、供应链成本、PCB 布局资源。26MHz 能跑，但 8MHz 在很多场景下更实用。每次画板之前，把时钟树计算表填好，把 HSE、LSE、PLL 各级参数确认完，再动 PCB 和代码，能省下大把调试时间。如果启动了就先怀疑时钟，再看别的地方，这个习惯能帮你避掉不少诡异的 bug。
