北斗接收机跟踪环路设计：FLL辅助PLL与码环参数详解

简介：一份面向北斗接收机跟踪环路学习与开发的MATLAB源码压缩包，围绕北斗二代及北斗三号载波同步与码同步问题，重点展示FLL、PLL、FLL辅助PLL以及码环（DLL）的实现方法，适合卫星导航、通信或测绘相关专业的研究者与工程师对照理论进行仿真验证。包体共8个m文件，大小约6KB，涵盖Gold码生成、本地码与超前码初始化、环路参数计算以及总体处理流程等模块，结构紧凑，便于逐段阅读和二次修改。已有407人学习/下载。通过这份源码，可以直观理解三阶PLL载波环与二阶DLL码环的参数设置方式，掌握FLL快速牵引后由PLL精确锁定的辅助策略，并学习载波环辅助码环提升跟踪灵敏度与稳定性的工程实现思路，尤其适合作为课程设计、毕业设计或接收机算法验证的参考。

1. 北斗接收机的载波环为什么一定要让FLL先打头阵

北斗B1I信号落地的第一个数字信号处理难题，不是解调，而是把本地振荡器硬生生“焊”到卫星载波上。接收机静止时载波多普勒残差只有几赫兹，一旦运动起来，频差在几分钟内就能漂出几百赫兹；PLL的牵引带宽通常就在这个量级附近，相位噪声稍大一些，一次频率阶跃就可能被误判为相位抖动，最终以失锁收场。FLL的做法不同，它把频率误差当作直接调节目标，带内拉频、带外能感知方向，所以环路启动阶段先让FLL把频差压到1~2Hz以内，再切PLL做相位锁定，就成了接收机载波环的标准交接流程。BDStracking.rar这套面向北斗二/三代B1I波段的Matlab实现，把这段交接连同码环DLL、GOLD码生成、载波辅助全部串了起来，适合正在调接收机基带、或者拿真实中频数据做课程设计的人做对照。

2. 环路阶数与噪声带宽：从Bn到环路系数的换算方法

2.1 三阶PLL与二阶DLL分别对标哪一阶动态应力

北斗接收机里，载波环做的是1561MHz量级的频率跟踪，码环做的是2M码片量级的码相位跟踪，两者对动态应力的敏感度差出三个数量级。载波环只要本地NCO与输入信号之间存在一个匀加速度的视距变化率，就会在载波相位上形成随时间二次方增长的相位差，所以工程上把PLL做成三阶——三阶环路可以对加速度造成的相位变化率做到无静差跟踪。码环的情况好一些，码速率低、码周期长，同样的视距加速度在码相位上只是一次方的变化，二阶DLL已经够用；真正的大动态由载波辅助去顶，码环自身只需要处理残差。

环路阶数和物理量之间有很直接的对应关系，这个映射值得记清楚：二阶环对频率阶跃无静差，三阶环在二阶基础上增加对频率一阶导数（相位变化率）的跟踪能力，对加速度应力无静差。代价是阶数每高一级，开环传递函数在高频段的相位滞后就更多一点，稳定裕度变小，环路对系数误差更敏感。三阶PLL的环路系数只要偏出5%以上，阶跃响应就会出现过冲，直观表现就是跟踪稳定后I路幅度来回波动。因此三阶环从来不是“默认选择”，而是面对载体动态不得不用的配置；静止基站的接收机反而常用二阶PLL，因为噪声表现更好。

2.2 环路滤波器系数的Matlab换算

B1I信号的相干积分周期T固定为1ms，环路更新率是1000Hz，数字环路滤波器的系数可以直接从连续域换算过来。二阶环按阻尼比0.707取系数，三阶环用Kaplan给出的1.1、2.4、1.7系数组合，这个组合在1ms积分周期下阶跃响应没有明显过冲。BDStracking.rar里的loop_canshu_calculate.m做的正是这套换算，核心逻辑如下：

function [c1, c2, c3] = calc_loop_coeff(order, Bn_desired, T) % 从期望噪声带宽Bn反算数字环路滤波器系数 % T = 0.001 对应B1I的1ms相干积分 if order == 2 zeta = 0.707; % 阻尼比取0.707，临界阻尼附近 wn = Bn_desired / (zeta + 1/(4*zeta)); c1 = 2 * zeta * wn * T; % 比例项 c2 = wn^2 * T^2; % 积分项，二阶环只有两项 c3 = 0; else a = 1.1; b = 2.4; c = 1.7; % Kaplan三阶系数 wn = Bn_desired * (4*a*b - 4) / (a*b^2 + a^2*b - 4*c); % 近似反算，精确值要用开环Bode图验证 c1 = a * wn * T; c2 = b * wn^2 * T^2; c3 = c * wn^3 * T^3; end end

这套换算的逻辑是，所有系数都乘以T的对应幂次，因为环路滤波器的输出直接进NCO，而NCO的相位更新本身就是一次离散积分：比例项c1乘以T量纲，积分项c2是T的平方量纲，三阶项c3则是T的三次方。这里最关键的点是T不能随意改，如果后续把相干积分周期从1ms改成4ms，环路更新率变成250Hz，同样的Bn下c1、c2、c3会完全变掉，不能只换一个参数。三阶环路里我用的是近似反算公式，工程上先用它做初值，再配合开环传递函数的Bode图确认相位裕度在45度以上，不要直接照搬。

2.3 典型带宽取值与动态应力边界

设置带宽时，FLL、PLL、DLL三段的宽容度差异非常大。下面这组取值可以作为起点，实际按载体动态和晶振质量再调：

从setting_canshu.m中的参数组织方式看，比较稳妥的做法是：载波环噪声带宽启动时给18~25Hz，等锁定指示成立之后，再把带宽压到10~15Hz。这里有个反直觉的地方，带宽不是越小越好，环路滤波器的相位裕度会随带宽变化，晶振短稳相位噪声在高频端又完全靠环路带宽压下去，压到某个边界时相位抖动反而上升。判断办法是看Q路功率：PLL锁定时Q路功率应该比I路至少低20dB，达不到就说明带宽压得太狠了。

3. FLL辅助PLL的切换细节：鉴频输出、状态保持与控制字刻度

3.1 频差到相差的交接：检测同相正交功率比

FLL辅助PLL的模式切换，核心不是“过一段时间就切”，而是有明确的判据。常用做法是用同相和正交路的功率比值来判断：PLL锁定时能量会集中在I路，Q路只剩噪声；FLL只锁频率时，I/Q两路的能量基本均分。工程上常用Sigmoidal函数做这个判别，σ = (Ip² - Qp²) / (Ip² + Qp²)，σ接近1说明能量集中在I路，环路处在锁相状态；σ接近0说明还在锁频状态。切换门限一般取σ大于0.5，并要求连续5~20ms都守住这个条件，防止单次噪声尖峰触发误切换。

FLL模式下的鉴频器输出也要先说清楚。常用的是跨周差分型四象限反正切：Δφ = atan2(Qp·I_prev - Ip·Q_prev, Ip·I_prev + Qp·Q_prev)，这个量纲是相邻积分周期之间的相位差，除以2πT就折算成频率误差。PLL模式下的鉴相器则直接用θ = atan2(Qp, Ip)，量纲是弧度。两者量纲差了整整一个时间尺度，环路的误差标尺完全不同，所以在切换点做滤波器交接时不能直接把误差量拿来替换。

3.2 数字环路滤波器在FLL和PLL模式之间的连续性处理

切换时最隐蔽的坑是环路滤波器内部状态变量。FLL的误差量是频差，PLL的误差量是相差，二者经过环路滤波器后的增益标尺不同，如果切换瞬间直接把滤波器状态清掉或者换成初值，NCO控制字会跳变出几百Hz的阶跃，把刚建立的锁相趋势直接踢飞。常见做法是保留滤波器积分状态的连续性：把FLL鉴频结果累计形成的频率值作为PLL模式下的初值，环路滤波器系数从FLL带宽对应的一组一次性切到PLL带宽对应的一组，但积分项w在切换前后保持。

% 切换时的环路滤波器状态保持示意 for k = 2:N if mode(k) == 1 % FLL模式 err_f = fll_disc(k); % 频差，单位Hz w = w + c2_fll * err_f; % 积分项递推 nco_freq(k) = w + c1_fll * err_f; else % PLL模式 err_p = pll_disc(k); % 相差，单位rad w = w + c2_pll * err_p; % w保持连续，不做清零 nco_freq(k) = w + c1_pll * err_p; end end

这里的关键是，w这个变量在两个模式下都表示“当前已经累计的频率控制量”，FLL模式下它随频差收敛到一个稳定值，切换到PLL后，这个值不应该被重置，否则环路等于重新开始拉频。切换瞬间c2从c2_fll变成c2_pll，对应的等效自然频率变化，但w的递推起点是连续的，NCO控制字就不会出现台阶。check这个行为，建议在切换点前后各取20个控制字做一阶差分，如果差分值里出现一个明显孤立的大尖峰，基本就是积分状态没有做连续性处理。

3.3 切换过程中的NCO控制字防跳变

NCO控制字是环路输出的最终作用点。B1I载波NCO在基带里用相位累加器实现，控制字单位是“每个采样钟的相位增量”，环路滤波器输出的频率值要先除以NCO频率分辨率再取整。这里有一个工程上容易忽略的点：取整截断在FLL模式下问题不大，但切到PLL后的第一个周期会造成1个LSB的抖动。如果NCO控制字分辨率做到0.1Hz以下，抖动还能接受；如果把控制字位数压到19bit，分辨率会劣化到0.2Hz以上，PLL模式下就能在相位误差序列里看到规律性锯齿。

这个表格里“判决期”的存在感容易被忽略，但它是切换链条里最容易写错的部分。判决期内的NCO控制字应该继续沿用FLL环路的结果，而不是停止更新，否则等于让环路在一段时间里完全失控。连续判据成立后再切PLL，相位跳变更小，锁定时间反而更短。

4. GOLD码与DLL实现：码环如何用E/L两路相关值收敛

4.1 北斗B1I的GOLD码结构与本地产码初始化

北斗B1I信号的扩频码是GOLD码，码长2046，速率2.046Mcps，周期1ms。和GPS的C/A码相比，码长差一倍，所以一个码周期里有2046个chip。GOLD_code.m做的事情，是用两个m序列发生器按相位窗口组合出2046个chip，再按北斗ICD里的初相设置两路移位寄存器状态。local_earlycode_initial.m在捕获阶段已经把码相位初值定到整数chip，跟踪阶段的localcode_generate.m在这个初值基础上每毫秒重新生成超前、即时、滞后三路本地码。

码环的收敛对象是码相位误差，但这个误差不能直接从相关功率里读到，要靠三路相关器的相对幅值去估计。工程上最常用的是E（超前0.5chip）、P（即时）、L（滞后0.5chip）结构，三路本地码与输入信号做相关后得到IE、IP、IL和QE、QP、QL六个量，码环数字滤波器输出驱动码NCO，再由码NCO控制本地码发生器的相位步进。整个过程与载波环并行，但更新节拍共用同一个1ms积分周期。

4.2 载波辅助码环的系数折算

载波辅助码环的本质很简单：码率与载波频率是固定比例关系，载波多普勒估计出来了，码多普勒跟着就确定了。B1I的比例系数是码率除以载波频率，2.046e6 / 1561.098e6 ≈ 1.31e-3。也就是说，载波NCO估计出1000Hz的多普勒，码NCO需要补偿的码率偏移是1.31Hz。这个量虽然不大，但高动态场景下拉不补，码环会在几十毫秒内偏出相关峰。

% 载波辅助码环的频率折算 code_rate = 2.046e6; % B1I码速率 carrier_freq = 1561.098e6; % B1I载波频率 aid_coef = code_rate / carrier_freq; % 约1.31e-3，无量纲 % 每个积分周期执行一次 code_nco_freq = code_rate + aid_coef * carr_nco_freq;

这一行的作用是把载波多普勒估计前馈到码NCO，DLL环路滤波器只需要去修剩余的小偏差。实际接收机里载波辅助最大的收益，是允许DLL带宽取到1Hz以下，码环自身的动态响应很慢，但载波辅助是前馈量，不经过滤波，一秒内就能把大部分码多普勒补偿掉。常见错误是把辅助系数乘到载波频率本身而不是多普勒偏移量上，这样环路会出现固定偏置，多普勒越大偏得越狠。记住一个原则：载波辅助注入的是“载波多普勒×系数”，不是“载波NCO总频率×系数”。

4.3 归一化超前减滞后鉴相器与环路滤波

码环鉴相器有相干、非相干多种形态，归一化E-L方式最稳，对信号幅度变化不敏感，因此在低信噪比和干扰场景下也表现平稳。公式是D = 0.5·(E - L)/(E + L)，输出单位是码片。实现如下：

% DLL鉴相器：归一化超前减滞后 function dll_disc = norm_el(IE, IL, QE, QL) % IE/IL: 早/晚码路同相积分值 % QE/QL: 早/晚码路正交积分值 E = sqrt(IE^2 + QE^2); % 早码相关包络 L = sqrt(IL^2 + QL^2); % 晚码相关包络 dll_disc = 0.5 * (E - L) / (E + L + 1e-12); % 加小数保护 end

这里用I/Q包络而不是单用I路，是为了让鉴相器在载波相位还没完全锁定时也能工作。DLL输出电压是码片单位，乘上码率就折算成码速率误差，code_freq_err = dll_disc * 2.046e6，之后进二阶DLL环路滤波器输出给码NCO。码环带宽0.5~2Hz时，c1、c2系数比载波环小了接近两个数量级，递推时积分项w需要更长的字长保存，用单精度float跑长时间会累积出上百微秒的码相位漂移，这一点在定点实现里尤其明显。

5. 跟踪锁定状态怎么看：三个小时内可上手的验证技巧

5.1 从BeginProcess的中间量做回放检查

用BDStracking.rar跑完BeginProcess.m之后，先把E/L/P三路包络在连续1秒内的形态画出来。如果码环锁定，P路包络应该稳定在最大值附近，E和L对称分布在P两侧，三个点的连线是平滑的三角山形；如果码环在半个码片附近来回抖动，E/L会有规律地起伏，而且P路幅度会跟着E/L振荡反相变化。把IE、IL、IP、QE、QL、QP存成mat矩阵，直接用plot画幅度包络，不需要频谱仪。

PLL锁定的状态也值得做一次严格的数值检查：锁相后IP应远大于OP。具体做法是取切换完成之后100ms的数据，计算IP的均值功率与OP的均值功率之比，这个比值称为同相正交功率比。

5.2 锁定判据的数值门槛

% 载波环路状态检验，输入Ip/Qp为1ms相关值序列 % 1. 载波PLL锁定门槛：功率比至少20dB lock_sig = mean(Ip.^2) / mean(Qp.^2); % 大于100，对应20dB % 2. 码环对准程度：E/L包络均值相对P的关系 % E/L间距0.5chip时，锁定后(E+L)/(2P)应接近0.5 code_sig = mean(IE + IL) / (2 * mean(IP)); % 3. 切换点NCO控制字的瞬态跳变 freq_jump = max(abs(diff(nco_ctrl(switch_pt:switch_pt+20)))); % 应小于NCO频率分辨率的1.5倍，否则切换状态没有保持好

三个判据对应三条独立链路：lock_sig反映PLL是否把能量搬到了I路，连续保持20dB以上的时间越长越好；code_sig反映码相位对齐程度，在0.5chip间距下锁定值等于0.5，偏离超过0.1说明码环带宽或者E/L间距设置有问题；freq_jump直接暴露切换状态保持的缺陷，正常情况跳变量应该控制在NCO分辨率的一到两个LSB以内。用这组门槛做参数回归时，把setting_canshu.m里的带宽、阶数、E/L间距每个改一个变量，记录三组判据的变化，比盯着时域波形判断要快得多。直接把这两个门槛值写进测试脚本，当期判断失锁就算失败，不用人工看曲线。

本文还有配套的精品资源，点击获取