运算放大器核心知识与工程实战：原理、经典电路与选型指南

干硬件这行久了你会发现，模拟电路里最容易被低估的小元件，运算放大器绝对排得上号。看起来就是一个三角形，两根输入一根输出，很多人一开始觉得“不就是放大吗”，可真到项目里用起来，增益不对、波形失真、噪声偏大、自激振荡，各种问题接踵而来。这篇文章不打算从教科书定义讲起，而是围绕我在实际项目里反复用到的运放知识和踩坑经验，把工作原理、11种经典电路、增益与带宽的关系、差分放大与共模抑制、两级密勒补偿运放设计、以及FAE视角的选型和大电流输出方案，一次讲透彻。无论你是刚入门模拟电路的学生，还是正在调试信号链的硬件工程师，这篇文章都能给你一些能直接落地的参考。

1. 运算放大器到底是什么——从虚短虚断到工程直觉

1.1 一个被低估的“三角符号”

运算放大器的本质其实特别朴素：它是一个高增益的电压差分放大器。两个输入端分别叫同相输入和反相输入，输出端的电压等于这两个输入电压之差乘以一个非常大的增益A。理想情况下A趋近于无穷大，输入阻抗趋近于无穷大，输出阻抗趋近于零。但现实中没有任何运放能做到这种理想程度，所以我们平时遇到的“运放问题”，大部分都是在跟这些非理想参数较劲。

我刚入行那会儿，用LM358搭了个同相放大器，想着放大10倍就完了。结果输出一接示波器，波形倒是放大对了，但高频噪声也被放得很大，查了半天才发现增益带宽积这回事。这些都是后话，先理解最基本的模型：运放自己在干的事，就是把V+和V-之间的差值拼命放大，一直到输出顶到电源轨，或者被反馈网络拽回来为止。

1.2 虚短虚断的工程意义

所有运放电路分析，本质上都建立在那两个“虚”字上。虚短，是指在负反馈闭环工作状态下，同相输入端和反相输入端的电压几乎相等；虚断，是指两个输入端的电流几乎为零。为什么成立？因为运放开环增益A极大，输出Vout = A × (V+ - V-)是有限值，所以V+和V-之间的差值必须小到接近零，而运放输入阻抗极高，输入电流也就趋于零。

我常用的类比是：运放就像是一个特别较真的人，左手拿着V+，右手拿着V-，只要发现两边不一样，就开始使劲调整输出，直到两边一样为止。这个“使劲调整”的过程就是负反馈系统自动平衡的过程。负反馈才是整个运放应用的灵魂，开环只是它的“裸体状态”。

1.3 为什么绝大多数时候我们用的是闭环而不是开环

开环状态下，运放干的事就是比较：V+大于V-，输出会迅速往正电源轨跑；反过来就往负电源轨跑。这就是比较器的工作方式，但大多数运放并不适合当比较器用，因为设计目标不同——比较器要求传输延迟短，运放要求增益和稳定性。

闭环状态下，运放的外围电阻网络决定了增益。为什么大家更愿意用闭环？因为开环增益受温度、工艺、电源电压影响很大，可能从10万倍漂到5万倍，根本无法精确控制。而闭环增益只取决于外部电阻的比值，比如Rf/Rin，电阻精度可以做到0.1%甚至更高，这样增益就稳定可控，精度高得多。这也是“运算放大器”里“运算”二字的由来：通过外围元件实现加减乘除、积分微分等数学运算。

2. 11种经典电路逐个拆解：每种电路的用途与参数计算

2.1 快速总览：一张表看清11种电路

在展开细节之前，先把11种最常见电路放在一起对比。这张表里的公式和适用场景，都是我平时查阅频率最高的内容，建议直接存下来当参考。

2.2 三种最基础的放大结构

反相放大器是最常用的入门电路。信号从反相输入端经R1进入，反馈电阻R2跨接在输出和反相端之间，同相端接地。由于虚短，反相端电压等于同相端电压即0V，所以R1上的电流就是Vin/R1，又因为虚断，这个电流只能流过R2，于是输出电压就是-(R2/R1) × Vin。这里的负号意味着反相。设计时有一个容易忽略的点：反相放大器的输入阻抗约等于R1，如果R1选得太大，会跟后级电路的输入电容形成低通，拖慢响应；选得太小又会给前级加载，需要在噪声、带宽和负载之间平衡。

同相放大器最大的优势是输入阻抗极高，信号直接接到同相输入端，基本不从源索取电流，因此特别适合接传感器输出、无源滤波器输出这类“娇气”信号源。它的增益是1 + R2/R1，注意这里的分母R1是反相端到地的电阻。设计时最容易掉的坑是共模电压等于输入电压：如果你的输入信号在0~5V范围，而运放是±5V供电，那就没问题；但如果你用3.3V单电源供电，输入信号却接近5V，运放多半会饱和，因为输入共模范围不够。

电压跟随器看起来简单到不像一个电路，就一个运放、输出直接接到反相端，但它是整个模拟电路里最实用的阻抗变换器。它不放大电压，只放大电流能力，把高阻抗信号源变成低阻抗输出，避免信号在传输过程中被后级的负载拉低。我经常在ADC驱动、参考电压缓冲、传感器输出隔离这些场景里一放一个准。

2.3 运算结构：加法、积分与微分

反相加法器是反相放大器的扩展。多路输入电阻并接到反相端，每一路的电流是Vi/Ri，反馈电阻Rf上的总电流是它们的代数和，输出电压就是-Rf乘以所有电流之和。这个电路的好处是各路输入相互独立，调某个通道的增益只需要改对应的Ri，不会影响其他通道。坏处是输入阻抗都偏低，而且输出是反相的，后面往往还要再跟一级反相器把相位扳回来。

积分器的电压输出是输入随时间积分的负值，方波进去、三角波出来。它在模拟信号调理里常见于斜坡信号生成、PID控制器的积分环节、以及有源滤波器的核心单元。积分器有一个经典的“直流漂移”问题：由于运放本身有输入失调电压和输入偏置电流，这些直流小信号也会被积分，时间一长输出就会缓慢漂向电源轨。实际应用中几乎都要在积分电容C两端并联一个电阻Rf，给直流分量一条泄放通路，这样虽然会把理想积分器变成一个“低频增益受限”的低通滤波器，但换来了没有饱和风险。

微分器刚好相反，输入信号的变化越快，输出越大，理论上能把方波变成一对正负尖峰。但实际中微分器对高频噪声极其敏感，因为噪声里高频分量会被大幅放大，输出经常一片毛刺。我自己的做法是：尽量少用纯微分电路，如果必须要用，就在输入电阻R前面串一个小电容限制高频增益，或者在R两端并联小电容做一个极点压制。

2.4 差分与滤波：从减法器到有源滤波器

差分放大器（减法器）是第四节要展开讲的重点，这里先提一下：它的输出等于两个输入之差乘以增益R2/R1。这个电路的理论很简单，但实际性能受四个电阻匹配精度影响极大，后面我会专门算给你看。

有源滤波器是运放应用的大户。最经典的是Sallen-Key拓扑，用一只运放、两只电阻、两只电容就能构成二阶低通或高通滤波器。它不需要电感，适合在音频、低频传感器信号、电源轨滤波等场景里使用。设计时一旦增益设到接近3倍，电路的Q值会变得非常高，阶跃响应会出现严重振铃，所以在同相配置下Sallen-Key滤波器的增益一般不要超过2倍，实在需要更高增益就换用MFB（无限增益多反馈）拓扑。

窗口比较器不算单一运放，它用两个比较器加一些逻辑门，检测输入信号是否落在一个电压窗口内。比如电池电压监测、温度开关，都可以用窗口比较器实现。设计时需要注意滞回（迟滞）问题：如果不加正反馈滞回，信号在阈值附近抖动时输出会频繁翻转，把后级单片机或继电器折腾得不轻。

3. 增益、带宽、共模抑制：三个最容易让人翻车的参数细节

3.1 增益带宽积：为什么增益不能随便设

很多新手选好增益后就直接搭电路，忽略了带宽。运放的增益带宽积（GBW）是指开环增益下降到1时的频率，它是一个近似常数。比如你选了一颗GBW=10MHz的运放，如果闭环增益是100倍（40dB），那闭环带宽就只有10MHz/100=100kHz；如果增益设到1000倍，带宽就只剩下10kHz。这不是软件限制，而是运放内部电路固有的增益-带宽权衡。

我举一个实际例子。采集一个频率为10kHz的传感器信号，需要放大100倍，理论上闭环带宽至少要做到100kHz以上才有足够的增益平坦度，那运放的GBW就不能低于10MHz。很多工程师选了个GBW=1MHz的通用运放，放大100倍，结果10kHz信号直接被衰减了好几个dB，还不知道问题出在哪。所以选运放之前先把带宽账算清楚：GBW ≥ 增益 × 信号最高频率 × 裕量系数，我一般取3~5倍。

3.2 压摆率与全功率带宽

增益带宽积解决的是小信号的频率响应，压摆率（SR）决定的是大信号的响应能力。SR表示输出电压能跟上的最大变化速率，单位是V/μs。正弦波输出需要的压摆率是SR = 2π × f × Vpk，如果你希望输出10Vpp、100kHz的满幅正弦波，所需SR=2×3.14×100kHz×5V≈3.14V/μs。如果运放压摆率不够，输出电压就会变成三角形失真，这就是所谓的大信号带宽限制。

小信号带宽看GBW，大信号就一定要看SR，很多人在选型时只看GBW，结果信号一放大就出现明显的波形失真，最后发现SR不足。这里还有一个容易混淆的点：全功率带宽（FPBW）不是运放的小信号-3dB带宽，而是大信号能线性输出的最高频率，FPBW = SR/(2π×Vpk)。比如SR=20V/μs的运放，输出5Vpk正弦波时，FPBW≈637kHz，超过这个频率输出就开始变形。

3.3 共模抑制比：指标好不如“做到好”

共模抑制比（CMRR）描述运放对两个输入端上“同时出现、大小相同”的信号的抑制能力。定义是差模增益除以共模增益，常用dB表示。CMRR越高，电路越能不受共模干扰的影响。

我做过一个电机电流采集项目，低边采样本来因为共模电压接近0V，用普通运放就行，但换成高边采样后，共模电压达到几十伏，普通运放输出就会出现明显偏差。这个偏差的来源就是共模电压被部分放大进了输出，归根结底是CMRR不够。数据手册里的CMRR是在特定条件下测出来的，实际应用中会因为供电电压、温度、共模电压范围而变化。另外，CMRR不只是运放自身的指标，外围电阻失配、PCB不对称，都会叠加恶化整个电路的CMRR，这部分到下节专门展开。

3.4 失调电压与输入偏置电流：精度低的元凶

失调电压（Vos）是运放两个输入端看起来“不等电位”的程度。理想运放虚短是0V，实际总有个几微伏到几毫伏的偏差。最坑的是Vos会被增益放大后出现在输出端。比如Vos=1mV、增益100倍，输出端就有100mV的直流偏置误差。如果你的信号本身只有10mV，满量程精度就会非常糟糕。

输入偏置电流（Ib）是运放输入端实际要吸入或流出的小电流。对于双极性运放，Ib可能到几百nA，会流过外部电阻网络产生额外失调；对于CMOS运放，Ib通常只有pA级别，基本可以忽略。所以做高阻抗信号源（比如pH电极、光电二极管）放大时，选CMOS输入运放要比双极性运放省心得多。做精密直流放大时，我一般会先算一下Vos和Ib造成的总误差，再看看要不要用调零电路，或者直接选带斩波稳零的精密运放。

4. 差分放大与共模抑制电路：从原理到PCB布局

4.1 差分放大到底在放大什么

传感器输出的信号，很多是以差分形式存在的：传感器电极之间真实有用的电压是差模信号，而两条信号线上同时感应到的工频干扰、地电位差，则是共模信号。比如桥式压力传感器在长线传输后，两条线上叠加的电源噪声或地噪声可能远大于真实信号。差分放大器的任务，就是把两条线上的差模分量放大，同时把共模分量压下去。

运放自己天然就是差分放大器，它内部第一级就是差分输入对。但直接拿单个运放的两端接差分信号是有问题的：同相输入端和反相输入端各自的输入阻抗不同，两条源线上带的共模干扰会产生不对称的电流，导致共模信号被部分转化为差模误差。所以工程上做差分放大，要么用高精度匹配电阻搭四个电阻的减法器，要么直接用仪表放大器。

4.2 分立电阻差分放大器的电阻匹配陷阱

四个电阻的差分放大器，增益公式是Vout=(R2/R1)(V2-V1)，前提是R1=R3、R2=R4完美匹配。现实中电阻都有误差。我做个定量分析：假设四个电阻的失配率为δ，这个电路的共模增益近似为Ac≈4δ（当δ远小于1时），差模增益为Ad=R2/R1，所以CMRR≈Ad/(4δ)。

如果选1%精度的贴片电阻，δ≈0.01，CMRR理论上只有Ad/0.04=25Ad，以dB计不到30dB，这在很多场合是不够看的。换成0.1%精度的电阻，CMRR能提升到大约48dB。再往上走，哪怕用0.01%的高精度电阻，分立方案也很难超过70dB，因为PCB走线电阻、温度系数差异这些因素都成了限制。这也解释了为什么高精度差分采集几乎都直接上集成仪表放大器，而不是自己搭四个电阻。

4.3 仪表放大器的三运放方案

仪表放大器通常由三个运放组成：第一级是两个同相放大器，分别接差分信号的两端，每个放大器都提供极高且对称的输入阻抗；第二级是一个差分放大器，把两个放大的信号相减。整个电路的增益公式是G=1+2R/Rg，只需要改变一个电阻Rg就能连续调增益，非常方便。

第一级的两个同相放大器有什么妙处？因为两个输入端分别直接接在两个运放的同相端，输入阻抗高且对称，不像四电阻差分电路那样会因为源阻抗不对称而损失CMRR。另外，第一级的增益是通过Rg和反馈电阻一起实现的，它对共模信号不放大（两个同相放大器输出的共模部分都是Vin_cm），只有第二级差分放大器才把它们相减掉，所以整体CMRR非常高，集成仪表放大器可以做到120dB以上。传感器信号微弱、共模干扰强时，仪表放大器几乎是标配。

4.4 共模抑制电路实战：PCB布局和接地

原理上CMRR再高，PCB布局如果不注意，电路板上也会给你吃掉几个dB。我的经验有三条：第一，差分信号的两条走线要尽量短而对称，长度差和走线阻抗不一致会导致共模干扰转化为差模信号；第二，反馈电阻网络的两个电阻尽量靠近运放输入引脚，并且左右布局尽量镜像对称，让寄生电容一致；第三，运放下方的地平面不要被走线切断，否则地回路阻抗差异会造成共模电位差。

还有一招，针对共模干扰特别强的环境，比如电机驱动、变频器附近，可以在仪表放大器输入端前面加一个共模扼流圈来先压一压共模干扰，或者在两条输入线上加屏蔽驱动——拿一个电压跟随器把共模电压提取出来，驱动屏蔽层，让屏蔽层跟信号保持等电位，这样屏蔽层和信号线之间的寄生电容就不会漏走信号电流。

5. 两级密勒补偿运算放大器设计：从指标到Cadence仿真

5.1 两级运放的结构与指标分配

信号链中常用的集成运放内部设计五花八门，但平时自己在Cadence里设计CMOS运放，最经典的就是两级结构：第一级是差分输入对管加有源负载，提供高增益和共模抑制；第二级是共源放大器，用来提供输出电压摆幅和额外的增益；偏置电路用电流镜提供稳定的尾电流源。两级运放的直流增益近似是两级增益的乘积，比如第一级增益50dB、第二级增益30dB，总增益就有80dB，这在很多ADC驱动器、LDO误差放大器设计里完全够用。

设计之前先把指标定下来。一个典型的例子是：供电电压3.3V，增益≥80dB，单位增益带宽≥10MHz，相位裕度≥60°，负载电容1pF~10pF，功耗尽量小。指标不同，主线设计都不一样。带宽主要看第一级跨导gm1和补偿电容Cc：GBW=gm1/(2πCc)。增益看输出阻抗。相位裕度看极点分离是否到位。这些指标在Cadence里都可以逐项仿真验证。

5.2 为什么需要密勒补偿

两级运放的麻烦在于有两个低频极点：一个在第一级输出节点，一个在第二级输出节点。开环增益在高频段从两个极点开始以-40dB/dec斜率下降，这时如果施加闭环负反馈，相位裕度往往只剩十几度甚至更糟，运放退化成振荡器。解决思路就是把两个极点拉开：把一个主极点压到很低频率，把另一个非主极点推到很高频率，让穿越频率处保持足够的相位裕度。

密勒补偿就是利用密勒效应，在第一级和第二级之间跨接一个小电容Cc。这个电容在MOS管增益的放大作用下，等效到第一级输出端的电容被放大了A₂倍，所以第一级极点被推到很低；非主极点则被往高频推。一个电容就把两个极点“掰开”了，所以几乎是所有两级运放的标准方案。

但密勒补偿还有个副作用：Cc会把前馈信号直接耦合到输出，产生一个位于右半平面的零点，这个零点对相位裕度是致命打击。工程上解决的标准办法是在Cc串联一个调零电阻Rz（常见用工作在线性区的NMOS管实现），让零点移到左边甚至完全消除。Rz的合理初值约等于1/gm6，gm6是第二级放大管的跨导。

5.3 Cadence仿真流程：从原理图到参数验证

我在Cadence里设计两级运放通常按这样的流程走：

第一步，搭原理图。用CMOS工艺库，先放PMOS和NMOS管。差分对管用PMOS还是NMOS，取决于输入共模范围和噪声要求；输出级用NMOS+PMOS推挽或单管。用电流镜做尾电流源，确定每条支路的电流。加负载电容CL模拟实际负载，比如2pF。

第二步，跑DC工作点。检查所有管子是否工作在饱和区。这一步最基础也最关键，管子不在饱和区，后面所有AC指标都是空谈。尾电流、管子尺寸W/L、偏置电压，逐项看。

第三步，AC分析。在运放闭环反馈状态或开环状态下激励，扫描频率，画出增益幅频和相频曲线。这里可以直接读出低频增益、单位增益带宽和相位裕度。我最关注的三个点：低频增益有没有到80dB、穿越频率有没有够、相位裕度是否大于60°。

第四步，STB稳定性分析。用Cadence的stb分析可以直接得到带负反馈系统的环路增益和相位裕度，比直接手动搭开环还更接近真实工作状态。

第五步，瞬态仿真。给跟随器或反相器接上阶跃输入，看压摆率和是否振铃。相位裕度不足时，阶跃响应会有明显过冲和振荡，这个现象比看相频曲线更直观。

第六步，CMRR和PSRR仿真。用共模信号源和电源扰动源分别激励，得到共模增益和电源抑制曲线，确保满足系统要求。

5.4 仿真结果分析和调整

实际跑完一轮仿真，很少是一次达标的。最常见的几种情况我列一下：

相位裕度不足，比如只有40°。优先增大Cc，把主极点压得更低，代价是压低单位增益带宽。如果带宽还有富余，这是最简单的修法。如果带宽也紧张，就得增大第二级电流，提高第二级跨导gm6和输出阻抗，把非主极点往更高频推。

GBW不达标，通常要先看能不能增大第一级差分对的gm1，即增大尾电流或加大W/L。如果电流受限，就减小Cc，但Cc减小会牺牲相位裕度，所以GBW和相位裕度是个跷跷板，最终往往是盯着指标反复调管子尺寸。

输出摆幅不够，检查输出级是否进入了线性区。这时要把输出级的过驱动电压减小，或者改用轨到轨输出结构。

还有一种常见情况是功耗超标。运放设计里功耗跟带宽、SR、噪声全是矛盾的，没有哪颗运放是面面俱到的。设计指标排序很重要，我是按“功能正确 > 稳定性 > 精度 > 功耗 > 面积”的顺序来权衡的。

6. FAE视角的选型框架与大电流输出方案

6.1 先列需求再选型：一份能直接用的参数清单

当FAE这些年，我收到最多的问题就是“推荐一颗运放”。这问题没法直接回答，因为没有需求就没有最优运放。我会让工程师们先把下面这份清单填完，二十分钟后就能锁定一个很小的选型范围：

6.2 常见选型误区

我遇到过的选型翻车案例，集中在几个点上。

第一，只盯GBW不盯SR。放大高频大信号时失真，查下来SR不够，GBW再高也白搭。

第二，忽略共模输入范围。选一颗运放看起来规格挺好，但输入信号一旦接近电源轨，输出就出错。这时要么选轨到轨输入的运放，要么把输入共模点重新设计。

第三，“轨到轨输出”并不是说输出真的能到轨。实际很多CMOS轨到轨运放输出距电源轨还有几十毫伏，做高精度满量程输出时要看清VOH/VOL曲线和输出管导通电阻。

第四，从双电源换到单电源忘了加偏置。双电源运放单电源供电时，输出摆幅负半周会直接削掉，必须给信号加直流偏置，比如Vcc/2，把信号搬到共模范围内。

6.3 大电流输出的几种方案对比

运放本身的输出能力一般都有限，通用运放输出电流通常在20mA~50mA，即使叫“大电流输出”的运放，也就一两百毫安级别。真需要驱动继电器、电机、长线电缆或高功率LED，光靠运放是不行的。常用的方案有三类：

6.4 扩流电路设计实例

最实用的还是“运放+推挽晶体管”方案。信号从运放输出端接两个互补晶体管的基极，一个NPN管负责灌电流，一个PNP管负责拉电流，输出从发射极经反馈电阻Rf接回运放反相输入端。只要反馈闭环，运放就会自动补偿晶体管基极-发射极的压降和温度漂移，输出精度主要由反馈网络决定，晶体管的Vbe影响被压缩到增益误差里。

比如我用运放加一对BD139/BD140，在12V供电下给一个6V/2A的加热负载供电。功率管上的压降是12V-6V=6V，电流2A，功耗是12W，这个发热量不是闹着玩的，必须配足够的散热片。计算散热片热阻时，先查晶体管结到壳的热阻和最高结温，再反推需要的散热片热阻。这类电路还有一个“交越失真”的坑，甲乙类偏置都要加好，否则小信号附近波形会断一段。如果不想折腾分立电路，就选集成功率运放，内部自带有过流保护和热关断，省心不少。

最后说一点个人体会。运放这东西，理论学起来很快，但真正用好全靠项目里一点一点喂出来的教训。我自己的习惯是：每一块新板子回来之后，先不急着调功能，先量一遍运放工作点；数据手册里的参数不是“保证值”，它在你的供电、温度、负载条件下会打折；遇到波形不正常，先测GBW、SR、Vos这几项，再回头查电路，往往十分钟就能定位问题。