news 2026/10/7 18:41:21

BUCK电路SW引脚波形分析:从CCM/DCM判断到故障排查

作者头像

张小明

前端开发工程师

1.2k 24
文章封面图
BUCK电路SW引脚波形分析:从CCM/DCM判断到故障排查

在电源调试里,SW引脚波形大概是最常被示波器盯着的信号之一。我见过不少同事抱着一块打样回来的板子,首先就把探头戳到SW引脚上——这不是没有道理的。BUCK电路内部那些开关动作、电流连续与否、死区设置、甚至驱动芯片是否正常,几乎都能在这一个节点上露出马脚。这篇文章就是专门讲怎么从SW引脚波形判断电路工作在CCM还是DCM,以及如何从波形细节反向定位电路问题。适合刚接触DC-DC电源的硬件工程师、嵌入式开发,也适合那些画完板子但不太确定怎么调板子的朋友。

标题里提到的CCM和DCM,是两种完全不同的电感电流工作状态,SW引脚波形的差异非常直观。搞懂这两个模式的波形特征,再配合示波器、电流探头和一点点寄生参数的计算思路,你基本上就能靠一根探头把BUCK电路看透大半。下面我把思路一步步拆开讲,先补背景,再谈原理,最后落到实操和排障。

1. BUCK电路与SW引脚:先搞清楚你在看什么

1.1 从拓扑说起:同步BUCK与非同步BUCK的SW节点差异

BUCK电路拓扑这些年已经演化出好几种形式,但万变不离其宗。最基本的非同步BUCK由高边开关管、续流二极管、电感和输出电容组成;同步BUCK则把续流二极管换成了低边MOSFET。这个区别直接体现在SW引脚波形上——非同步BUCK在低边续流阶段SW会被二极管钳位在负压附近,大约-0.7V,而同步BUCK在低边管完全导通后SW会被拉到很接近0V的电平,压降只有I×Rds(on),通常也就几十毫伏。

SW节点本质上是高边管源极、低边管漏极(或二极管阴极)、电感一端的公共连接点。整个电路的工作逻辑就是:高边导通时电感储能,SW被拉到输入电压VIN;高边关断后电感续流,电流通过低边管或二极管继续流向负载,SW要么接近0V,要么是负压。这个节点上的电压变化,实际上是开关动作最直接的电压见证。

有朋友可能会问,为什么不用万用表量输出电压来判断工作状态?因为输出电压被电感电容滤波环平滑了,它反映的是系统最终调节结果,而SW引脚反映的是开关过程和电流状态变化。就好比看一个人跑步后的状态,量心率比看鞋底磨损更直接。SW引脚是BUCK电路内部最“暴躁”的节点,电压在VIN和0V附近高速切换,携带了最多的动态信息。

1.2 为什么SW引脚是分析电路的“第一诊断点”

我刚调试电源的第一年,师傅教我的第一个习惯就是上电先看SW波形。因为几乎所有关键问题都会在SW引脚上留下痕迹:占空比是否正确、开关频率有无偏移、是否有振铃、死区时间合适不合适、电感电流是连续还是断续,甚至电感有没有饱和,都能从SW波形的形态和电平上读出来。

举个例子,当你调PI环(PID闭环控制)时,环路不稳定会导致占空比抖动,SW引脚波形的脉宽会忽宽忽窄,这是从输出纹波上不好直接观察的。再比如同步BUCK如果死区设置太短,高低边管直通,电流会瞬间飙高,SW波形翻转边沿会出现异常的台阶或毛刺。这些问题如果只看Vout,可能只是纹波大了一点,很难判断根因在哪儿。

这也是为什么很多电源芯片的数据手册里,都把SW引脚的波形作为重要参考图放在应用说明里。SW引脚就是一个设备的“心电图”,你想知道电路健不健康,看它就够了。

1.3 SW引脚上那些“看不见”的寄生参数

在看SW波形之前,脑子里必须记着一件事:你看到的波形不是理想方波,而是真实电路寄生参数的物理投影。SW节点至少挂这三个寄生量:高边管和低边管的输出电容(Coss)、PCB走线和封装带来的寄生电感、以及探头本身带来的输入电容和地线电感。

这些寄生量在高频开关动作时非常活跃。高边管导通瞬间,SW节点电压快速上升,寄生电容需要充放电,驱动电路要给这些电容提供瞬态电流;关断瞬间,电感电流又会强制灌入这些寄生电容,产生振铃。所以SW波形上看到的过冲、下降沿过冲、振铃,很大程度是寄生参数和开关速度相互作用的结果。

理解了这一点,后面看DCM振铃、看开关沿斜率,就不会觉得莫名其妙了。测量时也必须控制探头地线引入的额外电感,否则你看到的振铃可能有一半是探头自己贡献的。这个坑我在第4节专门讲。

2. CCM模式下的SW引脚波形:正经的方波长什么样

2.1 CCM判据:电感电流是否连续

CCM全称是Continuous Conduction Mode(连续导通模式),指在一个开关周期内,电感电流始终大于零,不会断流。DCM则是Discontinuous Conduction Mode(断续导通模式),电感电流在每个周期内会有一段完全为零的时间。

判断一个BUCK电路处于哪种模式,不能只看负载轻重,要综合看电感量、开关频率、占空比和输出电流。临界条件可以写成:

Iout_crit = (Vin - Vout) × D / (2 × fsw × L)

其中D是占空比,fsw是开关频率,L是电感量。输出电流大于这个临界值,电路工作在CCM;小于这个临界值,工作在DCM。临界值越小,越容易维持CCM。所以想在小负载下也保持CCM,通常要加大电感或者提高开关频率。反过来,轻载下芯片进入DCM,就是为了降低开关损耗和电感损耗。

我经常用这个公式反推:如果一个DCM波形看起来不对,我会先算临界电流,再对照实际负载,确认当前是不是理应DCM。这样能避免把正常DCM误判为电路异常。

2.2 高边导通与低边导通:SW电压的两个稳定电平

CCM模式下,SW引脚波形可以简单看作一个方波,两个稳定电平分别是高电平VIN和低电平GND附近。高边管导通时SW等于VIN,这个阶段电感电流在VIN-Vout的电压差作用下线性上升;高边管关断后,电感电流不能突变,会通过低边路径续流,SW被拉到很低电位。

同步BUCK的低边管导通后SW电压接近0V,但并不是绝对0V,而是I_L × Rds(on)。当电感电流是2A、低边管导通电阻是50毫欧时,SW低电平大约是0.1V,这个值用示波器能看出来,但很多人会忽略它。这个压降直接影响轻载效率,也是低边管选型的重要依据。

非同步BUCK则完全不同,低边续流靠二极管,SW电平会被钳位在-0.7V左右。所以如果你看一个非同步BUCK的SW波形,低电平是一个明显的负电压平台,不要觉得电路有问题,这只是二极管压降。有些芯片内部会用这个负压检测续流结束时刻,从而判断进入DCM的时机。

2.3 死区时间、体二极管压降与开关沿的细节解读

同步BUCK的SW波形上,有一个很多人会忽略的细节——死区平台。死区是指高边管和低边管都不导通的短暂间隔,目的是防止两个管子同时导通造成贯穿电流。死区期间电感电流不能断,只能通过MOSFET体二极管(或外置肖特基)续流,所以SW引脚电压会被二极管钳位在负向0.7V左右。

这个平台在示波器上有时候只有几十纳秒,但非常关键。死区太长,二极管导通时间久,损耗大,波形负压平台很明显;死区太短,两个管子可能重叠导通,波形边沿出现奇怪的抖动甚至电流尖峰。我记得有一次调一块板子,效率总是比规格书低两个百分点,后来看SW波形发现死区时间设成了150ns,明显偏长,把死区压到60ns后效率立刻回升。

观察这个负压平台时,如果示波器带宽不够,或者把通道设置为高阻无源探头且带宽限制打开了,这个小平台很容易被滤掉,测出来的波形好像死区很短一样。所以测死区时间的时候,我建议把带宽限制关掉,用尽量高的采样率,时间轴放大到每格几十纳秒。

2.4 CCM波形“异常”的三个典型信号

CCM波形如果出现异常,通常集中在三个地方:占空比、开关沿、高/低电平值。占空比和理论值D = Vout / Vin偏差过大,首先怀疑是不是输入电压测量不准、芯片工作在掉电欠压状态、或者反馈环路有问题。开关沿如果上降过缓,说明栅极驱动能力不足,或者驱动串联电阻太大;如果边沿过冲严重并有高频振铃,说明寄生参数和驱动速度没有匹配好。

还有一种是高电平电压比VIN低很多。别急着怀疑管子坏了,很多时候是输入端已经出现压降——比如输入源限流了,或者输入走线太细,开关瞬间电流导致电压被拉低。这种情况在SW高电平上看VIN,会看到顶部不仅偏低而且有明显的弓形塌陷。我踩过这个坑,当时还以为是高边管子焊坏了,后来用第二个探头同时看输入电压,才发现输入源在限流。

3. DCM模式下的SW引脚波形:从振铃读出电路参数

3.1 为什么DCM会在SW引脚上出现衰减振荡

DCM模式下,SW波形就不再是单纯的方波了。关键区别在于电感电流有一段时间降到了零。当低边管或二极管导通续流结束时,电感里的能量已经放完,电感电流为零,此时高边管也没导通,整个SW节点相当于悬浮状态,但SW节点上还挂着寄生电容,于是寄生电容和电感就组成一个串联谐振回路,SW电压开始围绕Vout做衰减振荡。

这里必须要说清楚一个很多人搞错的点:DCM的空闲段SW电压不是停在0V,而是先振荡、最终稳定在Vout附近。因为电感电流为零后没有电流流过电感,SW节点直流电位自然和输出端一致。所以你在示波器上看到的DCM波形是:高电平VIN的脉冲段,然后是一段接近GND或-0.7V的续流段,再接着一个以Vout为中心、幅度逐渐衰减的正弦振铃段,直到下一次高边导通把它打断。

这个振铃频率一般从几MHz到几十MHz不等,具体取决于电感和SW节点寄生电容。很多人第一次看到DCM振铃会以为是噪声干扰,其实这是电路本性,不是故障。搞清楚这一点,后面才有办法利用振铃做定量分析。

3.2 用振铃频率反推寄生参数(公式与计算演示)

DCM的振铃频率很好算,就是LC谐振频率:

f_ring = 1 / (2π × sqrt(L × Csw))

其中L是电感量,Csw是SW节点对地的总寄生电容,包含高边管输出电容、低边管输出电容、PCB分布电容。大多数情况下,L是已知的,Csw可以通过测振铃频率反推出来。

我拿一个实际调试例子演示。手上有一块5V输出、开关频率1MHz的同步BUCK板,电感是4.7uH。轻载下SW振铃频率我测到大约12MHz。把L=4.7uH代入公式反推:

Csw = 1 / (4π² × L × f_ring²)

= 1 / (4 × 9.8696 × 4.7e-6 × (12e6)²)

= 1 / (1.116e7 × 1.44e14) 得出来的数量级大概是37pF左右。

这个数值在BUCK电路里很典型。如果你算出来的Csw明显偏大,比如几百皮法,那就要怀疑是不是PCB SW走线过长、相邻地层平面过近,或者是MOS管Coss选得太大,这会影响开关速度和开关损耗。反过来,如果振铃频率特别高,说明寄生电容很小,但也意味着开关沿过冲可能更尖锐,EMI风险更大。

通过振铃波形还能估算回路的损耗阻尼程度。振铃衰减慢,说明回路Q值高、损耗小,这种情况下振铃电压振荡的次数多;如果衰减快,可能是电感的DCR大或者内部有额外的阻尼电阻。这些信息对排查EMI问题很有用。

3.3 CCM/DCM怎么选:不同负载下的工作模式与波形特征对比

这里把两种模式放在一起对比,方便你在示波器上快速识别:

特征CCMDCM
电感电流始终大于零,不会断流每周期有一段为零
SW波形形态近似纯净方波方波末端跟一段衰减振铃
SW空闲段电平没有真正空闲段振荡并最终停在Vout
低边导通压降同步管为低电平压降,非同步管为-0.7V续流段结束后立刻进入振铃
占空比主要由Vin/Vout决定除了Vin/Vout还要受负载影响
常见场景重载、满载、大电流轻载、待机、小电流

实际调试中常说“轻载用DCM、重载用CCM”,但更准确的描述是:两者都是同一拓扑在不同负载下的自然表现。同一块板子在负载变化时,工作模式也会切换。看SW波形就能肉眼观察模式切换——重载时波形还是干净的方波,把电子负载电流调小,某个点开始振铃突然出现,这就是进入了DCM。

有些芯片支持强制CCM模式(也叫FCCM),也就是轻载时主动反向导通低边管,让电感电流保持连续甚至允许反向流动。这种情况下SW波形始终是方波,猜测一下就知道,这通常是为了在轻载下维持恒定频率,方便做低噪声设计,但代价是轻载效率会下降。看到这种波形,别误认为芯片没有进入DCM是坏的,很可能就是工作在强制CCM状态。

4. SW引脚波形的测量实操:别让探头毁掉你的判断

4.1 示波器设置:带宽、采样率、触发方式

测量SW引脚波形,示波器设置是第一步,设置不对后面全是白搭。我一般建议示波器带宽至少100MHz,如果开关管驱动很快,需要看几十纳秒级别的死区时间或者振铃,最好用200MHz以上带宽。带宽限制那个按钮平时可以关掉,特别是看开关沿和振铃时绝不能开着,否则那些高频细节会被滤干净,你看到的波形“太干净”反而失真。

采样率方面,至少是开关频率的几百倍,普通示波器在这种场景下采样率自动就是2.5GS/s或5GS/s,问题不大。关键是时间轴缩放,观察整个PWM周期用10μs/格或20μs/格,观察死区或振铃细节就要缩到50ns/格甚至10ns/格。

触发方式我常用上升沿或下降沿触发,通道耦合选直流。如果波形整体有上下漂移,可以打开带宽限制稳定一下,但只能作为辅助观察,定量分析时要关掉。如果示波器有余晖模式(persistence),建议打开,能看到开关点抖动范围和波形的包络分布,对判断环路稳定性帮助很大。

4.2 探头地线处理:弹簧地线和接地回路问题

这是新手最容易翻车的地方。很多示波器标配那个长长的鳄鱼夹地线,地环路电感能有十几纳亨甚至几十纳亨,测量SW这种高速开关节点时,地线电感和探头输入电容会形成谐振,在波形上叠加一个十几MHz到几十MHz的振铃,容易让你误判电路本身有振铃。

解决办法很简单:买那种短弹簧地线,直接拧在探头尖端旁边,把接地回路缩小到几毫米。这个改变带来的效果非常明显,我第一次用弹簧地线测同一块板子,振铃幅度直接降了一个数量级。如果你手上没有弹簧地线,临时应急可以用细铜丝绕在探头地环上,尽量缩短长度,千万别拖着大鳄鱼夹量高速节点。

还有一个接地问题容易被忽视:示波器探头地线是接到系统GND的,如果板子上有大电流路径经过测量点附近,接地线就成了电流回路的旁路,会在波形上叠加共模噪声。这种情况下建议用差分探头测SW与GND之间的电压,但大多数场景下弹簧地线就够了。

4.3 从波形提取关键参数:占空比、频率、死区时间

测量占空比时,我会先把两个光标分别放在高电平段和低电平段的中点,注意别把开关沿算进去,因为沿的时间有限,会引入误差。读取占空比之后,和理论值Vout/Vin对比,偏差超过几个百分点就要留意了。当然这个偏差还和死区时间、开关管压降有关,最好用公式D = Vout / (Vin × η)校正,η是估计的效率。

死区时间的测量是同步BUCK的核心操作。把时间轴放大,观察SW从高电平落入低电平的过程。理想情况下,SW先落到约-0.7V的体二极管平台,维持一段时间后,低边管才导通把SW拉到接近0V。这个负平台的长度就是死区时间。反过来,SW从低到高时也会有类似的上冲平台,但因为有体二极管钳位到VIN+0.7V,现象更隐蔽一点。

测量死区时间需要配合高带宽探头和较少的平均,否则负平台被平滑掉就看不清了。如果示波器支持波形运算,可以把多个周期平移对齐后叠加,更容易读数。

5. 典型异常波形排查实录:这些坑我基本都踩过

5.1 SW引脚振铃过大:先排查探头再决定加不加RC吸收

遇到SW引脚振铃特别大,我第一步不是急着改电路,而是先换探头地线确认这是不是真实信号。之前说过,示波器地线带来的假振铃很常见,这是成本最低的排查方法。确认是真实振铃之后,再判断振铃频率和幅度。

如果振铃频率高(比如几十MHz)且幅度不大,一般可以忍受,重点优化驱动电阻或栅极电阻来降低开关速度,代价是开关损耗略微上升。如果振铃幅度大、频率又在开关频率的整数倍附近,EMI大概率过不了,这时候通常加RC吸收电路(snubber)抑制振铃。

RC吸收参数选取我习惯先用经验法:电阻取几欧到几十欧,电容取几百皮法到1nF,先焊上去看振铃是否变小。同时要注意,RC吸收电容值太大会增加开关损耗,因为高频能量都被它吃掉一部分,需要反复调平衡。我调试过一个案例,SW振铃峰值从8V压到3V,效率只降了0.5%,这个程度的代价通常可以接受。

5.2 占空比与理论值不符:延迟、压降和测量误差逐个排查

CCM模式下测量占空比和Vout/Vin算出的值对不上,先别急着怀疑电路。有三个因素常见且容易忽略:第一个是开关管的压降,高边管导通压降I×Rds(on)和高边体二极管在死区期间的压降都算进高位导通时间的话,等效占空比会略大于理想值;第二个是死区时间的影响,死区期间电感续流会占用一部分周期,实际高边导通时间缩短;第三个是测量窗口,如果示波器触发了高边开通,但判定阈值没有放在波形中点,测量的占空比也不准。

如果排除这些因素后依然对不上,那才需要看环路。比如芯片工作在限流状态,占空比会被限制无法继续增大;或者输入电压过低触发欠压保护;又或者反馈环路不稳定导致占空比周期性抖动。判断环路问题时,我会把时间轴拉长到几百微秒,用余晖模式看占空比是否在调整,如果波形显示出周期性喘振,那多半是环路带宽和相位裕量有问题。

5.3 波形出现“塌陷”或平台模糊:电感饱和与驱动不足要分清

SW波形还有一种比较隐蔽的异常:高电平顶部逐渐下降,像“塌陷”一样向VIN以下弯。这种情况大概率是电感饱和了。当电感饱和时,电感量急剧下降,电流近乎直通,SW上看到的电压就会跟着输入源一起被拉垮。我之前调试一个输出3.3V的模块,满载把电流加大到3A之后SW波形顶部突然掉到输入电压以下1.2V,摸电感发烫,换了大电流饱和能力的电感后波形恢复正常。

平台模糊还有一种常见原因是驱动不足,也就是高边管没有完全导通,SW高电平虽然接近VIN但波形上有明显的毛刺或者圆角过渡。检查驱动电路的供电电压是否偏低,高边管的栅极驱动电阻是否偏大,必要时把驱动电阻减小。如果芯片时采用自举电容驱动高边管,还要检查自举电容容值是否足够,太小会导致高边驱动电压跌落,SW波形同样会出现平台异常。

5.4 常见SW波形异常速查表

异常现象可能原因排查方向
SW高电平明显低于VIN输入源限流、高边管压降大、自举电压不足同时测输入电压,检查高边驱动
SW负压平台时间过长死区时间设置偏长缩短死区,看效率变化
SW振铃幅度大且频率高寄生参数谐振或探头地线问题换弹簧地线,加RC吸收
SW边沿过缓驱动电阻太大,驱动能力不足减小栅极电阻,检查驱动电压
SW相邻周期波形抖动环路不稳定或输入电源扰动拉长时基观察占空比变化
DCM振铃衰减过慢回路Q值高,阻尼不足检查电感DCR和低边管反向特性
SW波形间歇性“丢失”脉冲芯片进入PFM或保护状态查负载电流和保护阈值
高电平顶部塌陷明显电感饱和或自举电容过小换饱和电流更大的电感

5.5 从SW波形估算损耗和效率的进阶经验

最后再分享一个进阶用法:利用SW波形和电感电流波形估算损耗分布。高边导通时SW与电感电流乘积就是高边管的瞬时导通损耗;低边导通时同理。死区时间内SW负压和电感电流乘积对应体二极管导通损耗。虽然这种估算精度不如功率分析仪,但用来定性判断哪个管子损耗最大、死区是否优化到位,足够了。

我有一次调一个2MHz的同步BUCK,客户反馈轻载效率偏低。用SW波形和电流探头观察,发现低边管导通时间较长,且SW负压平台明显,说明死区时间设置得偏保守。把死区时间从120ns减小到70ns后,轻载效率提升了1.8个百分点。这种优化如果不看SW波形,单靠效率曲线很难定位到具体是哪个环节拖了后腿。

6. 最后再分享一个小习惯

我个人在实际操作中的体会是,看SW波形一定要养成“先定性、再定量、最后下结论”的顺序。先看宏观形态:是方波还是带振铃?是CCM还是DCM?占空比是否正常?再去定量测死区时间、振铃频率、开关沿斜率。最后结合电路参数反推是不是有寄生问题。如果一上来就抠细节,很容易被一两个毛刺带偏方向。

另外一个小技巧:修板子时习惯性地把SW波形和电感电流波形同时抓下来,一个电压一个电流,对应着看特别直观。没有电流探头时,可以用一个低值采样电阻串在电感下游,但注意这会影响效率,一般调试用没问题。掌握了这套方法之后,你会发现BUCK电路调试变得越来越有方向感,不再是瞎试参数,而是波形说什么你就听什么。

版权声明: 本文来自互联网用户投稿,该文观点仅代表作者本人,不代表本站立场。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如若内容造成侵权/违法违规/事实不符,请联系邮箱:809451989@qq.com进行投诉反馈,一经查实,立即删除!
网站建设 2026/10/7 18:41:17

Agent刹车失灵:工具调用中断与可控性架构实战

1. 破题:那句"停不下来"背后到底发生了什么大概两三个月前,我在调试一套基于工具的 AI Agent 工作流。这套东西的任务很简单:定时去抓取某个公共信息服务网站上发布的通知,然后按照固定模板汇总成简报,丢到内…

作者头像 李华
网站建设 2026/10/7 18:40:55

AD9253 LVDS输出接FPGA:时钟分频、数据对齐与Layout要点

先泼一盆冷水:AD9253这种16bit、80MSPS级别的ADC,输出侧写着LVDS,看着比CMOS干净,实际上坑一点都不少。尤其是“FPGA接收”这半边,如果没有提前把差分信号怎么接、DCO怎么分频、数据怎么对齐这套链路想清楚&#xff0c…

作者头像 李华
网站建设 2026/10/7 18:40:54

AP法磁芯选型实战:从EE到PQ/RM,60W反激变压器设计全解析

做电源设计这么多年,我踩过最多的坑不在环路补偿,也不在PCB布局,反而是在最不起眼的磁芯选型上。早年间接过一个60W反激项目,凭经验估了个EE25,画完板、绕好样机才发现窗口根本塞不下三层绝缘线,只能推翻重…

作者头像 李华
网站建设 2026/10/7 18:40:30

2SC5200+2SA1943 AB类功放制作与调试指南

经常看到新手玩三极管,翻来覆去就是那几招:8050驱动继电器、9013做电平转换、或者拿NPN和PNP拼一个H桥去控制电机。这些用法都没错,但本质上全是在把三极管当开关用——要么截止,要么饱和,中间那段最神奇的线性放大区反…

作者头像 李华
网站建设 2026/10/7 18:40:26

城市建造游戏为何缺少灵魂?从数值模拟到叙事设计

如果你玩城市建造类游戏超过五十个小时,大概率会碰上一种很微妙的体验:城市规模在扩大,人口在增长,预算从赤字翻成黑字,交通拥堵率终于压到百分之八十以下,可就在某个深夜,你拉近视角&#xff0…

作者头像 李华
网站建设 2026/10/7 18:39:28

AI流量治理新范式:MAI Gateway如何重塑API网关与模型调用管理

最近一年我接触了不少正在把大模型能力接入生产系统的团队,大家普遍反映一个现象:业务跑通不难,真正头疼的是流量一上来,API的管理就开始失控了。明明调的是同一个大模型接口,不同部门的应用各自为政,有人直…

作者头像 李华