上拉电阻与下拉电阻详解：作用、阻值计算与实战应用

1. 上拉、下拉电阻到底是什么

做嵌入式硬件越久，越发现最基础的东西反而最容易被忽略。上拉电阻和下拉电阻看起来只是两个电阻，一个接到电源，一个接到地，但很多奇奇怪怪的问题，比如按键误触发、I2C通信死锁、MOS管误导通，翻到最后都是这两个电阻设置不当。

先说定义。上拉电阻，就是把一个信号引脚通过电阻连接到高电平，通常接VCC；下拉电阻，就是把一个信号引脚通过电阻连接到低电平，通常接GND。它们的核心作用只有一个：给一个不确定的引脚一个确定的默认电平。

数字电路里的引脚并不总是稳定输出高或低。很多引脚在不输出、不输入的时候，会处于高阻态，也就是既不主动拉高，也不主动拉低。这时候引脚上的电压完全取决于外部环境。如果旁边没有任何电路给它一个明确的电平，它就相当于一根悬空的天线，附近有一点干扰信号，电压就会跟着跳。

1.1 用按键电路理解上拉和下拉

我经常用一个按键电路给新手讲这个问题。假如一个按键一端接GPIO，一端接GND。如果不接任何电阻，按键按下时GPIO读到低电平，松开后GPIO悬空，读到的值就可能一会儿高一会儿低，甚至受到旁边电机、继电器、电源纹波的影响乱跳。这时候在GPIO和VCC之间接一个10k电阻，松开时GPIO被电阻拉高到VCC，按下时GPIO又被按键直接拉到GND，逻辑就非常干净了。

反过来，如果按键一端接VCC，一端接GPIO，那GPIO就应该通过下拉电阻接到GND。松开时引脚被拉到低电平，按下时引脚被拉到高电平。这就是上拉和下拉最朴素的用法：不是把电平“拉”到多强，而是把电平“钉”在一个确定的位置。

1.2 上拉和下拉不是串联，是并联

新手经常把上拉电阻和限流电阻搞混。这里有个简单的判断方法：如果电阻的一端接在信号线上，另一端接VCC或GND，那它就是上拉或下拉电阻。如果电阻是串在信号通路中间，比如LED限流电阻、串口线上的匹配电阻，那是另一类作用。上拉下拉是并联在信号和电源轨之间的，不是信号通路的必经之路。

这个区别很重要，因为并联电阻会影响电平的驱动能力。上拉电阻越小，对引脚电平的“控制力”越强，但同时消耗的电流也越大。这就是后面要说的强上拉和弱上拉。

2. 强上拉和弱上拉怎么选，阻值怎么算

很多人一看到“强上拉”“弱上拉”就觉得是两种特殊的元器件，其实并不是。强和弱是相对的说法，本质区别在上拉电阻的阻值大小。

阻值小，比如1k、2.2k，这是强上拉。它的特点是能提供较大的电流，信号上升沿很陡，抗干扰能力强，适合高速总线和高频开关信号。但代价也很明显：静态功耗大，并且在引脚输出低电平时，会有比较大的电流从上拉电阻流进引脚，这对引脚的灌电流能力提出了要求。

阻值大，比如47k、100k，这是弱上拉。它的特点是电流很小，省电，一般只负责维持一个默认电平。但它把信号拉高的能力很弱，上升沿很缓，如果信号线上电容稍微大一点，波形就会变成一条斜线，导致接收端采样错误。

2.1 为什么不能直接接一根导线到VCC或GND

有人可能会想：既然要默认高电平，直接用导线把引脚接到VCC不就行了吗？不行。如果信号线上还连着其它开漏输出或者推挽输出，对方输出低电平时，就等于把VCC直接短路到地，瞬间大电流会烧毁引脚或电源。

电阻在这里起的是限流作用。阻值选得好，既能保证默认电平，又不会在低电平状态下产生超过器件承受能力的电流。所以上拉下拉电阻不是可有可无的“保险”，而是电路正常工作的一部分。

2.2 I2C上拉电阻具体取多大，算一遍就明白

很多人在网上问“I2C上拉电阻取多大”，完美的回答永远是“看计算”。这里我展开讲一次。

I2C的SDA和SCL是开漏输出，只能拉低，不能主动拉高，所以必须靠外部上拉电阻把总线拉高。上拉电阻有两个边界：

• 最小值由低电平灌电流决定：Rmin = (VCC - VOL) / IOL

  其中VOL是器件允许的最大低电平，IOL是器件在低电平时的灌电流能力。比如3.3V系统，VOL=0.4V，IOL=3mA，那Rmin就是(3.3-0.4)/0.003，约966Ω。实际不能取比这个更小的值，否则低电平拉不下去。

• 最大值由总线上升时间决定：Rmax = tr / (0.8473 × Cbus)

  tr是I2C协议要求的最大上升时间，标准模式100kbps是1000ns，快速模式400kbps是300ns。Cbus是总线电容，包括走线、过孔和每个器件的输入电容，一般估100pF到300pF。

举个例子。VCC=3.3V，总线电容按150pF算，工作在400kbps快速模式，tr=300ns。Rmin已经算出来约966Ω，Rmax=300ns/(0.8473×150pF)，约2.36kΩ。那上拉电阻就应该选在1k到2.2k之间，比较合适。如果只是标准100kbps模式，Rmax约7.87kΩ，取4.7k就非常稳。

网上很多经验帖直接说“I2C上拉用4.7k”，那是在较短走线、标准速率、3.3V系统的前提下的经验值。如果走线特别长，或者速率上到400k甚至1M，4.7k就不一定靠谱了。我自己的习惯是先按公式算一遍，再用示波器看上升沿，如果边沿还太慢就继续减小阻值。

3. 上拉、下拉电阻的常见作用，比你想的多

很多人以为上拉下拉只是“防悬空”，其实在真实电路里，它们的用途远不止这一项。我梳理了几个最常见的场景，基本覆盖了日常开发中的绝大多数需求。

3.1 配合开漏输出使用，最典型的就是I2C

开漏输出电路本身只能输出低电平和释放总线，输出电压的高电平完全靠外部上拉电阻决定。I2C、1-Wire、以及很多MCU的P0口都是这种结构。上拉电阻的值决定了总线空闲电平、上升沿速度和整体功耗。

这里有个额外的好处：开漏输出配上拉电阻，还能做电平转换。比如MCU是3.3V系统，但外部EEPROM是5V系统，可以把上拉电阻接到5V，只要MCU引脚支持5V耐压，总线上高电平就是5V，低电平由MCU或EEPROM拉低到接近0V，两边都能正确识别。如果用推挽输出直接接，反而容易出问题。

3.2 设定上电默认状态，防止乱启动

复位引脚、BOOT选择引脚、I2C地址选择引脚、使能引脚，这些地方通常都需要在芯片上电时有一个确定的电平。比如BOOT引脚决定MCU从Flash启动还是从串口启动，如果这个引脚悬空，上电后可能随机进入错误模式，程序跑不起来或者异常跑飞。

这种场景下，上拉或下拉电阻的值一般不用太小，10k到100k都行，因为不需要提供电流，只需要提供一个明确的电平。但也要注意，有些引脚内部已经有弱上拉，外部再接一个很小的下拉就会和内部上拉打架，最终电平不一定是你想要的值。所以设计前一定要看芯片数据手册里有没有内部上拉或下拉。

3.3 栅极下拉电阻，MOS管电路里必须重视

最近很多人搜索“栅极下拉电阻”，其实是在MOS管驱动电路里踩了坑。MOS管的栅极是电压控制，输入阻抗极高，正常工作时几乎不取电流。但正是因为阻抗高，栅极只要悬空，一点点静电或者周围走线耦合过来的噪声，都可能改变栅极电压，导致MOS管误导通。

对于N-MOS管，一般会在栅极和源极之间加一个10k到100k的下拉电阻，保证没有驱动信号时栅极电压是0V，管子处于关断状态。对于P-MOS管则相反，需要在栅极和源极之间加上拉电阻，保证默认关断。这个电阻太大会让抗干扰能力变差，太小会增加驱动电路的功耗和驱动负担，10k到100k是比较常见的范围。

3.4 Type-C的CC下拉电阻，不是防悬空，是身份识别

还有一个很多人搜的热门词是“Type-C下拉电阻”。USB Type-C接口里的CC1和CC2引脚，在设备端，也就是sink端，通常要各接一个5.1kΩ下拉电阻到GND。这个电阻不是为了防止引脚悬空，而是让电源端识别出“这是一个设备”，并根据CC引脚上的电压判断插拔状态和设备能力。

如果把5.1k换成1k或者10k，Type-C的握手逻辑就会出问题，电源端可能不供电，或者无法识别设备。很多人会把这个5.1k下拉和普通GPIO下拉混为一谈，结果做出来的Type-C板子插上没反应。所以看到“Type-C下拉电阻”时，不要套普通下拉的经验，它是一个协议层面的识别电阻，阻值要按照USB Type-C规范来。

4. 拉电流、灌电流、吸电流：方向比大小更重要

标题里这几个词是很多人的盲区：拉电流、灌电流、吸电流。我见过不少人能把这三个词背下来，但一到分析电路就乱了。其实只要抓住“电流从哪来、到哪去”这个方向问题，就能彻底弄清楚。

先给结论：

• 拉电流，也叫source current，是指引脚输出高电平时，电流从引脚向外流出，被外部负载“拉”走。比如GPIO直接驱动一个LED到地，灯亮时电流从GPIO流出，这就是拉电流。
• 灌电流，也叫sink current，是指引脚输出低电平时，外部电路的电流从引脚“灌”进去。比如LED接在VCC和GPIO之间，GPIO输出低电平让灯亮，电流从VCC经过LED再流进引脚。
• 吸电流，在很多中文资料里和灌电流是同一个意思。它强调从器件内部视角看，“吸收”外部流入的电流。不同工程师叫法可能不同，但本质上对应的都是sink current。

4.1 用LED电路看懂拉电流和灌电流

我用一个最简单的LED电路来展示。假设MCU供电3.3V，LED正向压降2V，工作电流5mA。

如果是拉电流接法，LED负极接GND，正极通过限流电阻接GPIO。GPIO输出高电平时，电流从GPIO流向LED，再流向GND。限流电阻就是(3.3 - 2)/5mA = 260Ω，实际取270Ω或330Ω都行。此时GPIO提供的是拉电流。

如果是灌电流接法，LED正极接VCC，负极通过限流电阻接GPIO。GPIO输出低电平时，电流从VCC流经LED、电阻，最后灌进GPIO。限流电阻同样是260Ω左右。此时GPIO承担的是灌电流。

这两种接法在功能上都能点亮LED，但要注意MCU数据手册里的IOH和IOL参数往往不一样。有些MCU的灌电流能力比拉电流能力强，因为输出低电平时内部导通的是功率更大的NMOS管。老式的51单片机P0口开漏输出，输出高电平要靠外部上拉，拉电流能力就很弱，灌电流能力相对强一些。

4.2 上拉电阻和灌电流能力的关系

上拉电阻选得太小，最大的坑就在灌电流。当一个开漏输出引脚输出低电平时，上拉电阻和引脚内部导通管会形成一条从VCC到GND的通路。如果上拉电阻只有100Ω，VCC=3.3V，那灌电流就是33mA。很多芯片单个引脚的绝对最大灌电流只有20mA，这么搞很容易损坏引脚。

这也是为什么即便只是接一个上拉电阻，也要看引脚的低电平灌电流规格。数据手册里通常会写IOL和VOL，比如“VOL=0.4V时，IOL=8mA”，这表示在低电平不超过0.4V的前提下，引脚最多能承受8mA的灌电流。上拉电阻的最小值就应该保证灌电流不超过这个值。

4.3 为什么说“吸电流”容易让人误解

我在论坛上见过不少争论，有人说“吸电流就是拉电流”，有人说“吸电流就是灌电流”。其实中文命名本身就不统一，争论意义不大。最可靠的办法是看器件手册里的英文参数：source current是输出电流，sink current是输入电流。凡是说“这个引脚能吸多少电流”，大概率指的都是sink current，也就是灌电流。

以后遇到拉电流、灌电流、吸电流混用的场景，先问一句“电流是从引脚流出去还是流进引脚”。把方向搞清楚，比纠结叫法重要得多。

5. 实操经验与常见问题排查

前面讲了原理和计算，最后分享一些我实际调板子踩过的坑和经验。这些东西在芯片数据手册里基本不会写，但真的能帮你少走很多弯路。

5.1 选阻值的快速参考表

给一个我常用的经验区间，新手可以直接抄作业，但用之前最好还是结合手头的芯片参数验证一遍。

这个表格不是标准答案，但足够应对大部分项目。如果你发现一个电路怎么调都不对，先检查阻值是不是落在了完全不合理的区间里。

5.2 电阻位置和布线，同样影响效果

上拉下拉电阻不是随便找个地方焊上就行。位置放错了，照样会出现信号抖动或时序问题。

我的习惯是把上拉电阻放在靠近接收端的位置，尤其是I2C总线和复位信号。如果电阻放得太远，从电阻到芯片引脚之间的那截走线仍然处在高阻状态，容易耦合噪声。对于Type-C的5.1k下拉，也要尽量靠近CC引脚，避免检测电压被走线电阻或寄生电容影响。

另外，一条总线上只能有一组上拉。如果主控板和从设备板都加了上拉，两个电阻并联后总值变小，低电平时灌电流就会变大，可能超出器件能力。在模块化设计里，一定要约定好哪块板子负责上拉。

5.3 常见问题速查表，照着排查

我把自己遇到过和帮别人排查过的问题整理成了一张表。遇到现象直接对着查，大多数情况都能定位到上拉或下拉的问题。

最后再分享一个小技巧。用万用表判断一个引脚是不是悬空时，不要只看电压读数，因为万用表内阻本身就会影响高阻引脚的电平。最好用示波器探头点在引脚上，用手靠近板子看波形有没有扰动。如果波形在VCC和GND之间飘忽不定，那十有八九就是缺少上拉或下拉。这个时候，一颗10k电阻往往就能解决看起来玄乎的问题。