Sub-1G 无线收发射频这块，我入行踩的第一个大坑就是选型。当年做一套 433MHz 无线门磁报警器，评估板在办公桌上跑得挺好，一到走廊拐角就疯狂掉包。后来查了一圈，问题根源根本不是 PCB 天线，而是我选芯片的时候只盯着发射功率，把接收灵敏度当成了"一个参数"而不是"一整套判断逻辑"。那之后我换过好几款 Sub-1G 收发芯片，对于"灵敏度、发射功率、Pin-to-Pin 兼容性"这三个词的工程含义，算是逐个被现实教育了一遍。
这篇文章就写给正在选无线收发芯片的硬件工程师、嵌入式开发者，以及需要评审选型报告的技术管理者。我会把链路预算怎么算、灵敏度到底怎么测、20dBm 和 22dBm 的发射功率差在哪、以及"焊盘一样能不能直接换芯片"这类问题讲透。多数内容是我自己实测和踩坑的复盘，不会有太多悬浮的教科书理论。
1. 先分清场景：Sub-1G 不是蓝牙的降级版，链路预算决定一切
很多人一开始把 Sub-1G 和 2.4G 放在同一个思维框架里选型，这是第一个误区。2.4G 的优势是速率和生态，Sub-1G 的优势是覆盖距离和穿墙能力。但"覆盖距离"不是芯片参数表里某个值单独决定的，它是发射功率、接收灵敏度、天线效率、环境损耗四个变量的综合结果。
1.1 为什么 Sub-1G 选型常常栽在接收端
数据手册封面通常会用大字号印着"发射功率 +20dBm"，紧接着是"接收灵敏度 -118dBm"。新手容易把注意力放在发射功率上，潜意识里觉得"发得远"就是"通信远"。实际上在 Sub-1G 这种半双工、低速率、窄带系统里，接收灵敏度的价值经常比发射功率更关键。原因很简单：链路预算是一个两端平衡的账，发射端每多 3dB，接收端也要多 3dB 才能感受到同样的效果；而发射功率有法规上限卡着，接收灵敏度却可以通过更好的解调设计、更窄的带宽、更优的射频前端来"赚回来"。
举个例子，一款主流窄带收发芯片的 -118dBm 灵敏度，换到另一款设计更好的芯片可能做到 -121dBm。这 3dB 的差异放在自由空间里，对应通信距离能拉出差不多 40% 的覆盖半径提升。而在穿两堵墙之后，环境损耗的指数增长会让这 3dB 直接决定"偶尔能连上"和"完全失联"的差别。所以选型的第一步，不是比较发射功率谁大，而是先确认你的项目到底是"发射瓶颈"还是"接收瓶颈"。
1.2 链路预算的粗算方法：纸面值到实测值的落差
链路预算的计算公式并不复杂：可用的链路余量 = 发射功率 + 天线增益 + 接收灵敏度 - 路径损耗。433MHz 在自由空间的路径损耗用经典公式 L = 32.44 + 20lg(f) + 20lg(d) 估算，f 单位是 MHz，d 单位是 km。代入 433MHz、100m 距离，路径损耗大约是 32.44 + 52.7 - 20 = 65dB 左右。如果发射功率 +20dBm、接收灵敏度 -118dBm，理论余量有 73dB 空间，听起来非常充裕。
但实际上这个 73dB 会在三个地方被悄悄吃掉：天线实际效率可能比 0dBi 还差，PCB 天线在设备外壳内的频偏和谐振偏移动不动就亏 3~6dB；环境遮挡和地面反射不是自由空间，真实损耗指数在 3 到 4 之间，100 米穿一堵混凝土墙可能就要吃掉 50dB 甚至更多；最后，芯片手册的灵敏度标注条件（PER 1%@特定速率）和你的工程速率、误包率要求往往不是一回事。我实际测过一组数据：办公楼走廊直线距离约 80 米，中间隔一道玻璃门和两个直角拐弯，纸面链路余量 70dB 的配置，实测 RSSI 只剩 -92dBm，余量被环境耗掉了大半。所以选型时必须先把"纸面预算"打八折再用，不是公式错了，是真实环境从来不按自由空间出牌。
2. 灵敏度：数据手册上的数字要有四个前提，否则就是无效对比
"灵敏度 -118dBm"这种写法看似客观，实则省略了四个前提：调制方式、空口速率、误包率标准、测试模式。这四点不一样，两个芯片的表面灵敏度数字根本没有可比性。这也是我在对比候选芯片时最容易忽略、也最容易被供应商的 FAE 带节奏的环节。
2.1 速率和调制方式对灵敏度的决定性影响
无线接收灵敏度本质上是解调器能够在给定信噪比下正确恢复数据的能力。空口速率越低，每个符号上积累的能量越多，解调门限就越低；调制阶数越低，抗噪声能力也越强。所以我们会看到同一颗芯片在 2-FSK、1.2kbps 下的灵敏度可能做到 -121dBm，而把速率拉到 50kbps 后只有 -112dBm。这不是芯片变差了，而是条件变了。
工程选型时要敏感地抓住这个逻辑：如果你的系统实际跑的是 19.2kbps 的 2-FSK，那对比芯片A在 1.2kbps 下测的 -121dBm 和芯片B在 19.2kbps 下测的 -118dBm，后者才是你有资格谈论的数字。常规做法是让 FAE 提供同一调制、同一速率、同一误包率下的曲线对比。拿不到的，就自己用评估板拉出不同速率下的灵敏度测试点，做成一张小表，比任何宣传页都有用。
2.2 用信号发生器和评估板测出真实灵敏度
纸上谈兵再多，不如自己测一遍。测接收灵敏度需要准备一台射频信号发生器（能输出标准调制信号）、一只配套的衰减器、以及芯片原厂的评估板或自己搭的收发板。测试步骤不算复杂：信号发生器输出载波，按选定速率和调制方式加载一个数据包序列，用射频电缆直连被测板射频端口，然后逐步降低输出功率，直到接收端丢包率达到约定阈值（比如 PER 1%）为止。
这里面有个容易踩的坑是校准线损。测试电缆和转接头在 433MHz 通常有 0.3~0.6dB 的插损，如果信号源显示 -118dBm，实际到达芯片脚上可能只有 -117.5dBm。工程上如果只做相对对比，这个插损可以忽略；但如果要写进选型报告，务必先做电缆校准，否则你测出来的"灵敏度"没有任何绝对值意义。另外测试板上的匹配电路要按原厂参考设计做，不能随意改，因为前端匹配网络对灵敏度的影响经常超过 2dB。
2.3 AGC 和前端增益对弱信号的隐形影响
很多芯片手册标注的灵敏度是在"理想 AGC 状态"下测得的，但实际接收时，AGC 的收敛速度和步进会影响突发数据的开头几个字节。我遇到过一款芯片，弱信号下 AGC 花了更长的时间去调整增益，导致突发模式下的第一包数据频繁 CRC 失败，实测有效灵敏度比手册值差了 4dB。解决方式是在驱动里提前固定接收增益，或者在协议头里加长前导码。这类问题不会出现在参数表上，但一定会在整机弱信号测试中暴露。所以选型时最好让原厂提供前导码检测和 AGC 建立时间的实测数据，而不是只拿着静态灵敏度下结论。
3. 发射功率：20dBm 和 22dBm 不是简单差 2dB，而是差在"敢不敢开"和"开多稳"
发射功率是 Sub-1G 选型里最直观的参数，也是法规约束最强的参数。很多人第一眼看到 +22dBm 就觉得比 +20dBm 强，但工程落地时真正的问题是：你的产品要在哪个区域销售？那个区域的法规允许你在目标频段开多大功率？开满功率之后，谐波和杂散能不能过认证？
3.1 法规限值决定了可用功率，而不是芯片标称功率
不同区域对 Sub-1G 频段的发射功率限制差异很大。同样一个 868MHz 或 915MHz 频段，有的区域允许 +14dBm，有的区域允许 +27dBm，还限定了占空比或跳频规则。写代码时可以随意把发射功率寄存器调到最高，但产品能不能卖，取决于它是否在目标市场允许的限值内工作。
我在评估一款芯片时做过一次对比：同样是 433MHz 的 GFSK 模式，输出功率寄存器设置成 +20dBm 时，二次谐波大概在 -36dBm；设置成 +22dBm 时，谐波直接抬高了 1.5dB。单纯看数字，1.5dB 不算大，但如果设备天线离金属外壳边缘太近，辐射出来的谐波叠加后可能就压不住认证限值。这个问题的本质是线性度。PA 越接近饱和区，失真越大，谐波越难控制。所以"22dBm 是不是比 20dBm 好"的正确回答是：如果你的整机有足够余量、且法规允许，才谈得上好不好；否则你只是多买了一个用不上的数字。
3.2 天线与匹配网络让标称功率打折扣：测到的才是真功率
芯片手册上的最大发射功率，是测试板上 50Ω 匹配网络下的频点输出。到了你的产品里，天线阻抗会随外壳、电池、手部握持位置漂移，匹配网络的插损也会吃掉一部分功率。工程上我习惯看两项：一是频谱仪实测的传导输出功率，二是天线远场的辐射功率。传导输出只验证芯片和匹配网络，辐射功率才代表实际通信效果。
某次调试中，我按参考设计布局了一款双天线切换方案，两个天线的回波损耗都调到了 -10dB 以下，但辐射功率实测一个 -1dBi，另一个只有 -4dBi。差距来自天线周围的地平面净空和塑胶外壳的介电损耗。这类问题与芯片选型无关，却直接影响链路的真实余量。所以选功率时，不要把芯片标称功率当成整机辐射功率，至少要给天线设计留出 3~5dB 的余量。
3.3 发射时的电流和占空比：电池设备最容易被忽略的变量
低功耗无线产品里，电池寿命计算不仅要看接收电流，还要看发射模式的实际电流和占空比。不少 Sub-1G 芯片在 +20dBm 发射时的峰值电流在 85~120mA 区间，"低功耗"三个字只是相对 2.4G PA 说的。如果一个设备每隔 5 秒发一次 50ms 的包，发射占总时间的比例不高，峰值电流带来的平均电流增量还能接受；但如果项目做的是抄表类定时上报，发射占空比可能达到 2%，这时候峰值发射电流每差 10mA，整机寿命会有明显差异。
选型时不要只看 TX 峰值电流，还要关注芯片是否支持"快速唤醒-发射-立刻休眠"的状态机切换，以及发射结束后射频前端是否会自动关断。Shutdown 电流从 1μA 跳到 3μA 看着不多，但对于一颗用 CR2032 供电、设计寿命两年的传感器节点，几十万分钟的累计漏电就是几百毫安时的容量损失。这些细节数据手册也会写，但大多数人选型时根本没翻到那一页。
4. Pin-to-Pin 兼容：焊盘一样只是入场券，寄存器、调制、驱动才是三座山
Pin-to-Pin 兼容可能是消费电子行业最容易被高估的选型指标。硬件工程师看到"第二供应商可以直接替换"这句话，基本就放心了。但真的把芯片焊上去，事情没那么简单。多年的替换经验告诉我，物理兼容之外，至少还有软件、RF 前端、系统时序三座山要爬。
4.1 物理兼容：封装、焊盘、外围电路不是全部
Pin-to-Pin 的第一层含义是封装引脚定义一致，常见的 4mm×4mm、5mm×5mm QFN 封装，或者 16 脚、20 脚的 SSOP 封装。焊盘尺寸一样，回流焊后基本能直接贴上。但这不意味着外围电路可以直接复用。即使是同一功能的引脚，不同的芯片对晶振负载电容的要求可能不同，对电源去耦电容的建议排布也可能不同。我见过有人直接把两颗引脚兼容但参考设计不同的芯片互相替换，最终灵敏度掉了 3dB，原因不是芯片差异，而是晶振电容和匹配电感还按旧芯片的 BOM 来贴，导致频偏和阻抗失配。
所以"Pin-to-Pin"的正确操作方法，不是把原 BOM 照抄，而是先对比两颗芯片的参考设计，逐项核对晶振负载电容、天线匹配拓扑、电源去耦电容数量和位置。能让步就让步，不能让的就按新芯片要求调整。所谓兼容，是指在"可接受的小改动"范围内完成替换，而不是零改动。
4.2 软件兼容：寄存器、状态机、FIFO 才是大头
硬件能贴上之后，真正的工程冲突在软件层。两家芯片的 SPI 寄存器地址、配置字格式、中断标志位定义、FIFO 读写时序完全不同。如果你原来的驱动是裸寄存器操作写出来的，换个芯片等于驱动底层重写。协议层的 CRC 计算方式、地址过滤逻辑、自动 ACK 机制也可能不同，需要逐个验证。
我做过一次实际替换：硬件只需改动 3 颗电容，固件却花了三周。其中大部分时间在调 FIFO 行为和中断时序——原芯片的 FIFO 是 64 字节、带自动前导码检测，新芯片的 FIFO 只有 32 字节，且中断触发边沿不同，导致 MCU 在处理高速数据时频繁溢出丢包。后来把协议包长从 40 字节拆成 28 字节发送，问题才解决。这类问题，芯片选型评估时如果不做固件移植评估，后来全是坑。
4.3 CCA 和 AGC 策略的差异影响系统吞吐量
除了寄存器，CCA（Clear Channel Assessment）和 AGC 策略也是 Pin-to-Pin 替换的重灾区。不同芯片对"信道忙"的判断标准不一样，有的用 RSSI 阈值，有的带前导码检测。如果你原来的协议栈依赖 CCA 的快速响应来决定退避时长，换芯片后可能整个 MAC 层行为都变了，网络冲突率明显上升。
某次替换后的办公楼实测，数据重传率从 2% 涨到 9%，当时怀疑是射频链路问题，查了一圈最后发现是新芯片的 RSSI 平均周期比原来的长，导致节点在信道忙的时候误判为空闲，多发了好几次无效包。后来通过调整 CCA 阈值寄存器和平均时间总算拉回来了。这提醒我：Pin-to-Pin 评估里，必须把软件工作量拆成驱动移植、RF 参数校准、MAC 行为微调三块，分别估算工时和风险，才能判断"兼容性"是否划算。
5. 一套可复用的选型评估流程：从需求表到评审报告的完整链路
踩过几次坑之后，我总结出一套相对省事的选型评估流程。不保证最快，但每一步都会尽量消除"没想到"的风险。
5.1 第一步：把需求锁成一张可勾选的表
先不要急着找芯片，先把整机需求写清楚。这张表包含：工作频段与区域、调制方式和空口速率、目标误包率和通信距离、电压范围、平均电流和峰值电流、天线形式（PCB天线还是外置天线）、协议栈是否需要 ACK/CCA/地址过滤、接口类型（SPI 是标配）、封装尺寸和 BOM 成本上限。写清楚之后，用表格逐项核对候选芯片，任何一项不满足就否掉，不留模糊地带。
比如"距离 300 米"这种需求不算可勾选项，正确的写法是"在开阔场地、PCBA 内置天线、PER≤1% 条件下，RSSI 不低于 -95dBm 时通信距离不小于 300 米"。这样后面实测时才有判据。
5.2 第二步：评估板实测的三个关键节点
拿到候选芯片评估板后，建议测三轮。第一轮是射频端口直连测试，用信号源和频谱仪分别测灵敏度和发射功率，排除天线干扰；第二轮是把评估板的射频端口接到你自己设计的天线上，在开阔场地做距离和穿墙测试，记录每个位置的 RSSI 和 PER；第三轮是整机壳内测试，把 PCB 装进外壳、装上电池，重复第二轮的部分场景。
三轮测试每轮都会发现新的问题。我见过芯片 A 和芯片 B 在第一轮表现几乎一样，第二轮差距也很小，装进金属外壳设备后，芯片 B 的灵敏度因为前端 LNA 和天线位置的交互下降了 5dB。这种问题不实际装机是发现不了的。
5.3 第三步：评估替换风险，不只做 Pin-to-Pin 对比
如果你同时考虑两家候选互为第二供应商，建议做一张差异对照表，左边写原方案，右边写替换方案，中间列风险描述和规避措施。重点关注四个维度：外围电路可复用度、软件驱动移植工时、协议行为兼容性、以及晶振和匹配器件的供应链差异。
到评审会时，我习惯把这张表和实测数据一起发给团队，每一行都标"已验证/需测试/不适用"。评审的逻辑很简单：风险可以被明确规避的，通过；风险模糊的，继续测试；风险不可控的，直接砍掉。用数据说话，部门之间就不会空对空争论"品牌值不值"的问题。
写在后面的一些经验
最后说点个人体会。无线选型这个事，真正值钱的经验都来自反复测量和替换，不是来自数据手册。我现在的习惯是：候选芯片先拿到自己手上来做同一套测试，而不是只看供应商提供的测试报告。因为同一个天线、同一个外壳、同一套测试软件下跑出来的数字，才是属于你这个项目的真实答案。数据手册上的 -118dBm 是射频工程师在被测板上测出来的最优值，你手里的 -112dBm 才是这个产品在真实环境里的底线。
还有一个小技巧：选型时我会把新芯片的参考电路和旧芯片的参考电路并排对照，不单看引脚，还要看晶振负载电容、匹配网络的电容电感值和电源退耦结构。哪怕封装一样、寄存器也做得兼容，外围器件的推荐排布差异也会在后期的认证和量产导入阶段悄悄找你算账。把这些对照写进选型报告里，比任何品牌偏好都更有说服力。
